-
公开(公告)号：KR1020020083249A
公开(公告)日：2002-11-02
申请号：KR1020010022648
申请日：2001-04-26
Applicant: 삼성전자주식회사
IPC: G02F1/136
CPC classification number: G02F1/13458 , G02F1/136227 , G02F1/136286 , G02F2001/13629 , H01L21/76805 , H01L21/76816 , H01L23/53223 , H01L27/124 , H01L2924/0002 , H01L2924/00
Abstract: PURPOSE: A contact structure of wires and a method for fabricating the same are provided to minimize the contact resistance between wires and an IZO film by making a conductive film of a low contact resistance contact the IZO film by exposing slant surfaces of side walls of the wires, thereby guaranteeing the reliability of the contact parts. CONSTITUTION: A method for fabricating a contact structure of wires includes the steps of forming wires(11) with a first conductive layer on a substrate(10), stacking an insulating film(12) covering the wires, forming contact holes(13) for exposing side walls of the wires by patterning the insulating film, and forming a second conductive layer(14) contacting the side walls of the wires via the contact holes on the insulating film.
Abstract translation: 目的：提供电线的接触结构及其制造方法，以通过使具有低接触电阻的导电膜与IZO膜接触来使电线和IZO膜之间的接触电阻最小化，从而暴露IZO膜的侧壁的倾斜表面 电线，从而保证接触部件的可靠性。 构成：用于制造导线接触结构的方法包括以下步骤：在衬底（10）上形成具有第一导电层的导线（11），堆叠覆盖电线的绝缘膜（12），形成用于 通过图案化绝缘膜来暴露导线的侧壁，以及通过绝缘膜上的接触孔形成与导线的侧壁接触的第二导电层（14）。
-
公开(公告)号：KR1020010066176A
公开(公告)日：2001-07-11
申请号：KR1019990067763
申请日：1999-12-31
Applicant: 삼성전자주식회사
Inventor： 홍문표
IPC: H01L29/786
Abstract: PURPOSE: A method for manufacturing an interconnection is provided to guarantee reliability of a pad part by forming a buffer layer composed of chrome, molybdenum or molybdenum alloy between an aluminum-based metal layer and an indium zinc oxide(IZO) layer, and to improve a characteristic by forming the interconnection with low resistivity aluminum or aluminum alloy. CONSTITUTION: The first metal layer is stacked on a substrate(10). The second metal layer is stacked on the first metal layer. A heat treatment is performed by an annealing process to form an intermetallic compound layer(94,96,98) between the first metal layer and the second metal layer. The second metal layer is eliminated. A conductive layer connected to the first metal layer through the intermetallic compound layer is formed.
Abstract translation: 目的：提供一种制造互连的方法，以通过在铝基金属层和氧化铟锌（IZO）层之间形成由铬，钼或钼合金构成的缓冲层来保证焊盘部分的可靠性，并且改善 通过与低电阻率铝或铝合金形成互连的特征。 构成：将第一金属层堆叠在基板（10）上。 第二金属层堆叠在第一金属层上。 通过退火处理进行热处理，以在第一金属层和第二金属层之间形成金属间化合物层（94,96,98）。 消除第二金属层。 形成通过金属间化合物层与第一金属层连接的导电层。
-
公开(公告)号：KR1020010060519A
公开(公告)日：2001-07-07
申请号：KR1019990062915
申请日：1999-12-27
Applicant: 삼성전자주식회사
Inventor： 홍문표
IPC: G02F1/136
Abstract: PURPOSE: A thin film transistor substrate for a liquid crystal display device and a method for manufacturing the same are to obtain an accurate alignment by forming an alignment key when a black matrix or a color filter is formed and minimize a signal retardation of a common signal. CONSTITUTION: A black matrix(22) is formed on a display unit over an insulating substrate(1). A red color filter, a green color filter and a blue color filter are formed on the substrate. An insulating layer is formed to cover the black matrix and the color filters. An alignment key(29) is formed on an outer face. A gate interconnection having a gate line(52) and a gate electrode is formed on the insulating layer. A gate insulating layer is formed to cover the gate interconnection. A semiconductor pattern is formed on the gate insulating layer of the gate electrode. A data interconnection having a data line(92), a source electrode and a drain electrode is formed on the semiconductor pattern using a photolithography. A pixel electrode(112) connected to the drain is formed. The alignment key is formed together with the black matrix or the color filters.
Abstract translation: 目的：用于液晶显示装置的薄膜晶体管基板及其制造方法是通过在形成黑矩阵或滤色器时形成对准键来获得准确的对准，并使公共信号的信号延迟最小化 。 构成：在绝缘基板（1）上的显示单元上形成黑矩阵（22）。 在基板上形成红色滤色器，绿色滤色器和蓝色滤色器。 形成绝缘层以覆盖黑矩阵和滤色器。 在外表面上形成对准键（29）。 在绝缘层上形成具有栅极线（52）和栅电极的栅极互连。 形成栅极绝缘层以覆盖栅极互连。 在栅电极的栅极绝缘层上形成半导体图形。 使用光刻法在半导体图案上形成具有数据线（92），源电极和漏电极的数据互连。 形成连接到漏极的像素电极（112）。 对准键与黑矩阵或滤色片一起形成。
-
公开(公告)号：KR1020010054687A
公开(公告)日：2001-07-02
申请号：KR1019990055590
申请日：1999-12-07
Applicant: 삼성전자주식회사
Inventor： 홍문표
IPC: G02F1/136
Abstract: PURPOSE: TFT-LCD and a method for making the same are provided to ensure an aperture ratio and a production yield by minimizing a parasitic capacitance between a signal wiring and a pixel electrode or a parasitic capacitance between a gate electrode and a drain electrode. CONSTITUTION: A data wiring having a data line is formed on an insulating substrate. A color filter(31,32,33) is formed on the substrate. An insulating layer having a first contact hole exposing the data line(20) is formed to cover the data wiring and the color filter. A semiconductor pattern is connected to the data line through the first contact hole on the insulating layer. A gate insulating layer pattern is formed on the semiconductor pattern. A gate wiring including a gate line and the gate electrode is formed on the gate insulating layer pattern. A passivation layer includes a second contact hole exposing the semiconductor pattern, and covers the gate wiring and the semiconductor pattern. A pixel wiring formed on the passivation layer includes a pixel electrode connected to the semiconductor pattern through the second contact hole.
Abstract translation: 目的：提供TFT-LCD及其制造方法，以通过最小化信号布线和像素电极之间的寄生电容或栅电极和漏电极之间的寄生电容来确保孔径比和产量。 构成：在绝缘基板上形成具有数据线的数据布线。 在基板上形成滤色器（31,32,33）。 形成具有暴露数据线（20）的第一接触孔的绝缘层，以覆盖数据线和滤色器。 半导体图案通过绝缘层上的第一接触孔连接到数据线。 在半导体图案上形成栅极绝缘层图案。 在栅极绝缘层图案上形成包括栅极线和栅电极的栅极布线。 钝化层包括暴露半导体图案的第二接触孔，并且覆盖栅极布线和半导体图案。 形成在钝化层上的像素布线包括通过第二接触孔连接到半导体图案的像素电极。
-
公开(公告)号：KR100233151B1
公开(公告)日：1999-12-01
申请号：KR1019970012405
申请日：1997-04-03
Applicant: 삼성전자주식회사
IPC: H01L27/12
Abstract: 본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 더욱 상세하게는, 평판 표시 장치에서 스위칭 소자인 박막 트랜지스터가 형성되어 있는 박막 트랜지스터 기판의 제조 방법에 관한 것이다. 본 발명에 따른 박막 트랜지스터가 기판의 제조 방법에서는 건식 식각 방법을 이용하여 금속막과 비정질 실리콘층을 동시에 연속하여 식각함으로써 복잡한 공정을 줄일 수 있으며, 85° 이하의 범위에서 테이퍼 가공을 할 수 있고, 게이트선 및 데이터선의 폭을 적절하게 조절할 수 있으므로 단선을 방지할 수 있는 효과가 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019990074547A
公开(公告)日：1999-10-05
申请号：KR1019980008223
申请日：1998-03-12
Applicant: 삼성전자주식회사
IPC: G02F1/135
Abstract: 본 발명에 실시예에 따른 ITO용 식각액인 HCl+CH
3 COOH+HNO
3 +H
2 O로 이루어져 있다. 여기서, 경시 변화를 줄이기 위해 초산의 함유율은 37% 이하이며, ITO막에 대한 식각비는 증가시키는 동시에 몰리브덴 합금으로 이루어진 배선을 침식시키지 않도록 하기 위하여 질산의 함량은 0.2~0.6 vol% 범위인 것이 바람직하다.-
公开(公告)号：KR1019990031518A
公开(公告)日：1999-05-06
申请号：KR1019970052291
申请日：1997-10-13
Applicant: 삼성전자주식회사
IPC: G02F1/1343 , G02F1/136
Abstract: 본 발명에 따른 배선은 알루미늄 합금막과 이 막을 중심으로 상부 및 하부에 각각 형성된 몰리브덴-텅스텐 합금막으로 만들어진다. 이러한 배선을 만들기 위하여, 기판 위에 제1 몰리브덴-텅스텐 합금막, 알루미늄 합금막 및 제2 몰리브덴-텅스텐 합금막을 차례로 적층한다. 몰리브덴-텅스텐 합금막은 증착 온도 및 텅스텐의 함유율을 변화시킴에 따라 하나의 식각액에 대하여 식각비를 다르게 가진다. 특히, 몰리브덴-텅스텐 합금은 알루미늄 식각액에 대하여 저저항을 가지는 알루미늄 또는 알루미늄 합금과 비슷한 식각비를 보이므로 증착 온도 및 텅스텐 함유율을 조절하여 제1 몰리브덴-텅스텐 합금막은 알루미늄 합금의 식각비보다 낮게, 제2 몰리브덴-텅스텐 합금막의 알루미늄 합금의 식각비보다 높게 형성하는 경우에 완만한 경사 식각이 가능하다.
-
公开(公告)号：KR1019980025773A
公开(公告)日：1998-07-15
申请号：KR1019960044015
申请日：1996-10-04
Applicant: 삼성전자주식회사
Inventor： 홍문표
IPC: H01L29/78
Abstract: 본 발명은 이온주입법을 이용하여 휠락(hillock) 형성을 억제하고 저항이 낮은 세라믹 절연층을 알루미늄 게이트의 표면에 형성하도록 한 TFT의 알루미늄 게이트 구조 및 그 제조방법에 관한 것이다.
본 발명의 목적은 힐락 형성을 억제하며 저항이 낮은 세라믹 절연층을 알루미늄 게이트 라인의 표면에 형성할 수 있도록 한 TFT의 알루미늄 게이트 구조 및 그 제조방법을 제공하는데 있다.
또한, 본 발명의 목적은 공정을 단순화시킬 수 있도록 한 TFT의 알루미늄 게이트 구조 및 그 제조방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명은 통상의 선형 빔 이온주입법,이온 샤워법, 또는 플라즈마 소오스 이온주입법 등을 이용하여 알루미늄 게이트 라인의 표면에 AlN, AlC, AlB, AlO과 같은 세라믹 절연층을 형성하여 알루미늄 게이트 라인의 힐락 형성을 억제하고 세라믹 절연층의 저항을 감소시켜 TFT-LCD의 신뢰성을 향상시킨다. 또한 게이트 패드부의 콘택 패턴을 마스킹하기 위한 포토공정을 생략하여 전체 공정을 단순화시킨다.-
公开(公告)号：KR101171190B1
公开(公告)日：2012-08-06
申请号：KR1020050104511
申请日：2005-11-02
Applicant: 삼성전자주식회사
IPC: G02F1/1333
CPC classification number: G03F7/0002 , B82Y10/00 , B82Y40/00 , G03F7/2014 , H01L29/78633
Abstract: 본 발명은 표시장치의 제조방법 및 이에 사용되는 몰드에 관한 것이다. 본 발명에 따른 표시장치의 제조방법은, 베이스기판을 마련하는 단계와; 베이스기판 상에 베이스기판의 적어도 일부를 노출시키는 소정패턴의 개구가 마련된 마스터층을 형성하는 단계와; 마스터층과 개구에 의해 노출된 베이스기판의 표면을 처리한 후 개구 내부로 광차단물질을 제팅하며, 표면처리를 통하여 마스터층과 광차단물질 간의 계면장력의 차이를 증가시키는 단계와; 베이스기판과 마스터층 상에 몰드재료층를 형성하고, 몰드재료층과 광차단물질을 경화시켜 광차단막이 마련된 몰드를 제조하는 단계와; 몰드를 마스터층으로부터 분리시킨 후, 감광막이 형성된 절연기판 상에 몰드를 배치하고 상호 가압하며, 노광하는 단계; 및 몰드를 분리시킨 후, 감광막을 현상하는 단계를 포함하는 것을 특징으로 한다. 이에 의해, 몰딩 후 남아있는 잔막을 효과적으로 제거할 수 있는 표시장치의 제조방법이 제공된다.
-
公开(公告)号：KR101133767B1
公开(公告)日：2012-04-09
申请号：KR1020050019616
申请日：2005-03-09
Applicant: 삼성전자주식회사
CPC classification number: H01L27/283 , H01L27/3274 , H01L51/0021 , H01L51/0036 , H01L51/0038 , H01L51/0052 , H01L51/0529 , H01L51/0541 , H01L51/0545
Abstract: 본 발명은, 기판, 상기 기판 위에 형성되어 있는 복수의 데이터선, 상기 데이터선과 연결되어 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극, 상기 소스 전극 및 상기 드레인 전극과 연결되어 있는 유기 반도체, 상기 유기 반도체 위에 형성되어 있는 게이트 절연막 및 상기 게이트 절연막 위에 형성되어 있는 게이트 전극을 포함하는 게이트선을 포함하는 유기 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
유기 반도체, 잉크젯, 격벽, 계면 특성, 광누설전류
-
-
-
-
-
-
-
-
-
Search Results
210
records
(took 0.033 seconds)
