公开(公告)号：KR101826052B1

公开(公告)日：2018-02-06

申请号：KR1020160018873

申请日：2016-02-18

Applicant: 성균관대학교산학협력단

Inventor： 박진홍 ,  박형열 ,  김정훈 ,  최우영

IPC: H01L27/15 ,  H01L21/768 ,  H01L21/3213 ,  H01L21/28 ,  H01L33/36

CPC classification number: H01L31/072 ,  H01L31/0224 ,  H01L31/022466 ,  H01L31/028 ,  H01L31/1864 ,  H01L31/1884 ,  Y02E10/547 ,  Y02P70/521

Abstract: 2차원반도체를이용한전자소자의전극형성시, 기판상에 n형또는 p형으로도핑된 2차원반도체층을형성하고, 도핑된 2차원반도체층의제 1 영역및 제 2 영역을미리정해진패턴의형상대로패터닝하고, 패터닝된제 1 영역및 제 2 영역의상부에각각제 1 전극및 제 2 전극을형성한다.

Abstract translation: 在使用二维半导体形成用于电子器件的电极的情况下，在衬底上形成掺杂成n型或p型的二维半导体层，掺杂二维半导体的第一区域和第二区域 层被图案化为预定的图案形状，并且第一电极和第二电极分别形成在图案化的第一区域和第二区域上。

公开(公告)号：KR1020170097300A

公开(公告)日：2017-08-28

申请号：KR1020160018873

申请日：2016-02-18

Applicant: 성균관대학교산학협력단

Inventor： 박진홍 ,  박형열 ,  김정훈 ,  최우영

IPC: H01L27/15 ,  H01L21/768 ,  H01L21/3213 ,  H01L21/28 ,  H01L33/36

CPC classification number: H01L31/072 ,  H01L31/0224 ,  H01L31/022466 ,  H01L31/028 ,  H01L31/1864 ,  H01L31/1884 ,  Y02E10/547

Abstract: 2차원반도체를이용한전자소자의전극형성시, 기판상에 n형또는 p형으로도핑된 2차원반도체층을형성하고, 도핑된 2차원반도체층의제 1 영역및 제 2 영역을미리정해진패턴의형상대로패터닝하고, 패터닝된제 1 영역및 제 2 영역의상부에각각제 1 전극및 제 2 전극을형성한다.

Abstract translation: 一种在衬底上形成掺杂有n型或p型的二维半导体层的方法，以预定图案形成掺杂二维半导体层的第一区域和第二区域 并且，第一电极和第二电极分别形成在图案化的第一区域和第二区域上。