-
公开(公告)号：KR101827811B1
公开(公告)日：2018-02-12
申请号：KR1020160112069
申请日：2016-08-31
Applicant: 서강대학교산학협력단
Inventor： 최우영
IPC: H01L29/73 , H01L29/739 , H01L29/78
CPC classification number: H01L29/7311 , H01L29/7391 , H01L29/7846 , H01L29/785 , H01L2029/7858
Abstract: 본발명은터널링전계효과트랜지스터기술에관한것으로, 상호이격되고반대극성을가지는제1 및제2 타입의도핑영역들을형성한반도체기판, 상기제1 타입의도핑영역의일단에서형성되고상기제2 타입의도핑영역을언더랩하는제1 게이트및 상기제1 게이트와동일평면에서이격되게배치되며, 상기제2 타입의도핑영역의일단에서형성되고상기제1 타입의도핑영역을언더랩하는제2 게이트를포함한다.
-
公开(公告)号：KR1020170119763A
公开(公告)日：2017-10-30
申请号：KR1020160047377
申请日：2016-04-19
Applicant: 서강대학교산학협력단
Inventor： 최우영
CPC classification number: H01H59/0009 , H01H1/0036 , H01H2237/004
Abstract: 본발명은수평구동전기기계스위칭소자및 그제조방법에관한것으로, 기존과달리복수개의도전성캔틸레버빔을수평으로나란히구비함으로써, 이웃한캔틸레버빔이상호구동할수 있게되어, 캔틸레버빔의이동범위를감소시켜소자의신뢰성을높이고동작전압을낮출수 있는효과가있다.
-
公开(公告)号：KR1020160097448A
公开(公告)日：2016-08-18
申请号：KR1020150018900
申请日：2015-02-06
Applicant: 서강대학교산학협력단
Inventor： 최우영
CPC classification number: H01L29/7311 , H01L29/6684
Abstract: 본발명은터널링전계효과트랜지스터에관한것으로, 종래게이트절연막대신터널링접합부위에는고유전율막을, 나머지부위에는에어갭으로형성함으로써, 터널링접합부위의에너지밴드경사를크게하여낮은구동전류해결은물론게이트와드레인사이의기생커패시턴스를최소화하여저전력고속동작이가능하고, 이극성동작문제를근본적으로해결할수 있게된 저전력터널링전계효과트랜지스터및 그제조방법에관한것이다.
Abstract translation: 隧道场效应晶体管及其制造方法技术领域本发明涉及隧道场效应晶体管及其制造方法。 低功率隧道场效应晶体管在隧道接合部分中形成高介电常数膜而不是现有的栅极绝缘膜，并在剩余部分中形成气隙，使隧道结部分的能带斜率变大， 并且最小化栅极和漏极之间的寄生电容，从而能够实现低功率的快速操作，从根本上解决双极性操作问题。
-
公开(公告)号：KR101542778B1
公开(公告)日：2015-08-10
申请号：KR1020140104335
申请日：2014-08-12
Applicant: 서강대학교산학협력단
Inventor： 최우영
IPC: G06F7/02
CPC classification number: H03H9/0538 , G06F7/02
Abstract: 본발명은디지털비교기에관한것으로, 일정전압이인가된하나이상의도전성빔 아래에복수개의비트입력라인과하나의출력라인이교차되도록하되, 출력라인은출력전극과하나이상의전도라인으로전기적으로절단되어형성되고, 도전성빔에의하여출력전극과전도라인사이를전기적으로온/오프되도록구성함으로써, 출력전극의전압과무관하게비트입력라인을통해입력되는디지털입력신호에의해서만동작하는전기기계디지털비교기를제공한다.
Abstract translation: 本发明涉及数字比较器。 提供了一种机电数字比较器，其中多个位输入线和一个输出线在施加有预定电压的一个或多个导电束下交叉，其中输出线通过电切割成输出电极而形成， 一条或多条导线。 机电数字比较器仅通过通过位输入线输入的数字输入信号进行操作，而不管输出电极的电压如何，通过将输出电极和导线之间的空间配置为由导电束电导通/断开。
-
公开(公告)号：KR101366742B1
公开(公告)日：2014-02-25
申请号：KR1020130017413
申请日：2013-02-19
Applicant: 서강대학교산학협력단
Inventor： 최우영
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L21/28282 , H01L27/11568 , H01L29/4234 , H01L29/66833 , H01L29/792
Abstract: The present invention relates to a nonvolatile memory device. More particularly, a source/drain having each opposite polarity and asymmetric structure is formed by using the basic structure of a tunneling field effect transistor. A part of a gate insulating layer is formed as a high dielectric constant layer for storing charges. Therefore, a problem in the nonvolatile memory of an existing MOSFET structure can be solved. By using the shadow phenomenon of a gate, tunneling field effect transistor type nonvolatile memory devices can be formed by performing a tilt ion injection process two times using an impurity having each opposite polarity. Therefore, processes can be simplified and manufacturing costs can be greatly reduced.
Abstract translation: 本发明涉及一种非易失性存储装置。 更具体地，通过使用隧道场效应晶体管的基本结构形成具有相反极性和不对称结构的源极/漏极。 栅极绝缘层的一部分形成为用于存储电荷的高介电常数层。 因此，可以解决现有MOSFET结构的非易失性存储器中的问题。 通过使用栅极的阴影现象，可以通过使用具有相反极性的杂质进行两次倾斜离子注入处理来形成隧道场效应晶体管型非易失性存储器件。 因此，可以简化工序，大大降低制造成本。
-
Patent Agency Ranking
公开(公告)号：KR1020140003089A
公开(公告)日：2014-01-09
申请号：KR1020120070677
申请日：2012-06-29
Applicant: 에스케이하이닉스 주식회사 , 서강대학교산학협력단
CPC classification number: H01L23/5252 , H01L21/31116 , H01L29/66477 , H01L29/78
Abstract: Disclosed are an anti-fuse of a semiconductor device and a manufacturing method thereof capable of controlling a rupture position of an insulating film by using the difference of permittivity, and improving resistor distribution after rupture of the insulating film. The anti-fuse of the semiconductor device comprises a source and a drain which are separated from each other on a substrate; a gate insulating film which is formed with a material having first permittivity; an undercut filling unit which fills an undercut with a material having second permittivity which is lower than the first permittivity; and a gate electrode which is formed on the gate insulating film and the undercut filling unit. The undercut is formed on one end of the gate insulating film. One side of the gate insulating film touches the source while the other side of the gate insulating film touches the drain.
Abstract translation: 公开了半导体器件的抗熔丝及其制造方法，其能够通过使用介电常数差来控制绝缘膜的断裂位置，并且改善绝缘膜破裂之后的电阻器分布。 半导体器件的反熔丝包括在衬底上彼此分离的源极和漏极; 栅极绝缘膜，其形成有具有第一介电常数的材料; 底切填充单元，其用低于第一介电常数的第二介电常数的材料填充底切; 以及形成在栅极绝缘膜和底切填充单元上的栅电极。 底切部形成在栅绝缘膜的一端。 栅极绝缘膜的一侧接触源极，而栅极绝缘膜的另一侧接触漏极。
-
公开(公告)号：KR1020140003088A
公开(公告)日：2014-01-09
申请号：KR1020120070676
申请日：2012-06-29
Applicant: 에스케이하이닉스 주식회사 , 서강대학교산학협력단
CPC classification number: H01L23/5252 , H01L21/31116 , H01L29/66477 , H01L29/78
Abstract: Disclosed are an anti-fuse of a semiconductor device and a manufacturing method thereof capable of controlling a damaged position of an insulating film and improving resistor distribution after damaging the insulating film. The anti-fuse of the semiconductor device comprises a source and a drain which are separated from each other on a substrate; a gate insulating film which is formed on the substrate; and a gate electrode which is formed on the gate insulating film. One side of the gate insulating film touches the source. The other side of the gate insulating film touches the drain. The thickness of at least one of the sides of the gate insulating film is thinner than the thickness of the center unit.
Abstract translation: 公开了半导体器件的抗熔丝及其制造方法，其能够控制绝缘膜的损坏位置，并且在损坏绝缘膜之后改善电阻器分布。 半导体器件的反熔丝包括在衬底上彼此分离的源极和漏极; 形成在基板上的栅极绝缘膜; 以及形成在栅极绝缘膜上的栅电极。 栅绝缘膜的一侧接触源。 栅极绝缘膜的另一面接触漏极。 栅极绝缘膜的至少一个侧面的厚度比中心单元的厚度薄。
-
公开(公告)号：KR101137259B1
公开(公告)日：2012-04-20
申请号：KR1020100030976
申请日：2010-04-05
Applicant: 서강대학교산학협력단
Inventor： 최우영
IPC: H01L29/768 , H01L21/336
Abstract: 본 발명은 터널링 전계효과 트랜지스터에 관한 것으로, 더욱 상세하게는 소스영역과 채널영역이 서로 마주보는 구조를 채택함으로써, 터널링 전류가 흐르는 면적을 증가시켜 구동전류의 향상은 물론 터널링 접합 두께가 소스와 채널 사이의 매우 얇은 반도체 막의 두께로 규정되어 급격한 구동전류의 변화를 가능하게 할 수 있어, 저전력 고효율 전자제품에 응용될 수 있는 터널링 전계효과 트랜지스터에 관한 것이다.
-
公开(公告)号：KR101108915B1
公开(公告)日：2012-01-31
申请号：KR1020090082268
申请日：2009-09-02
Applicant: 서강대학교산학협력단
Inventor： 최우영
IPC: H01L21/336
Abstract: 본 발명은 터널링 전계효과 트랜지스터에 관한 것으로, 더욱 상세하게는 게이트 절연막의 일부를 고유전율막으로 대체 형성함으로써, 게이트 전압이 증가하거나 감소함에 따라 고유전율막 아래의 채널영역에 먼저 전기적으로 N+ 또는 P+ 영역이 유도되어 이온주입된 P+ 또는 N+ 영역과 급격한 에너지 밴드 경사를 갖는 터널링 접합이 형성되도록 하여, 높은 구동전류와 급격한 구동전류의 변화가 가능하게 함으로써, 저전력, 고에너지 효율을 구현할 수 있는 고유전율막을 갖는 터널링 전계효과 트랜지스터에 관한 것이다.
고유전율막, 터널링, TFET-
公开(公告)号：KR1020110024328A
公开(公告)日：2011-03-09
申请号：KR1020090082268
申请日：2009-09-02
Applicant: 서강대학교산학협력단
Inventor： 최우영
IPC: H01L21/336
Abstract: PURPOSE: A tunneling field effect transistor with a high dielectric film is provided to implement low power and high energy efficiency by forming a tunneling junction with a rapid energy band gap slope, and a P+ region or N+ region to which ions are implanted. CONSTITUTION: A tunneling field effect transistor comprises a semiconductor substrate, a gate, an N+ domain(22) and a P+ domain(24). A gate(42) is formed on the semiconductor substrate by interposing a gate insulation layer. The N+ domain and the P+ domain are formed on both sides of the semiconductor substrate by interposing a channel region. The gate insulation layer comprised of a higher dielectric layer than the other parts is formed on one end or both ends of the longitudinal direction of the gate.
Abstract translation: 目的：提供具有高电介质膜的隧道场效应晶体管，通过形成具有快速能带隙斜率的隧道结以及注入离子的P +区或N +区来实现低功率和高能量效率。 构成：隧道场效应晶体管包括半导体衬底，栅极，N +畴（22）和P +畴（24）。 通过插入栅极绝缘层在半导体衬底上形成栅极（42）。 通过插入沟道区，在半导体衬底的两侧形成N +畴和P +畴。 在栅极的长度方向的一端或两端形成由比其他部分更高的电介质层构成的栅极绝缘层。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.03 seconds)
