-
公开(公告)号：KR101930726B1
公开(公告)日：2018-12-19
申请号：KR1020170124865
申请日：2017-09-27
Applicant: 포항공과대학교 산학협력단
IPC: H01J37/32
Abstract: 본 발명은 마이크로파 플라즈마 발생기의 동축케이블의 일단부에서 발생되는 플라즈마에 의한 임피던스 부정합을, 동축케이블의 반대편 일단부에서 외부도체와 내부도체를 전기적으로 연결하는 연결도체의 구조를 변형하여 보상함으로써 마이크로파 전력 공급 장치에서 마이크로파 플라즈마 발생기로 전달되는 전력의 효율을 극대화할 수 있는 전력 전달 효율이 향상된 마이크로파 플라즈마 발생기에 관한 것이다.
-
公开(公告)号：KR101840683B1
公开(公告)日：2018-03-21
申请号：KR1020170124868
申请日：2017-09-27
Applicant: 포항공과대학교 산학협력단
CPC classification number: H03M1/38 , H03M1/14 , H03M2201/16 , H03M2201/625 , H03M2201/6372
Abstract: 본발명은잔류전압적분을이용한축차근사형아날로그디지털변환기에서잔류전압증폭기의출력범위에의한비선형성문제점을유발시키지않고잔류전압을증폭하여저전력으로고해상도의아날로그디지털변환을수행하는기술에관한것이다. 이를위해본 발명은코스 SAR 변환모드에서아날로그입력전압을공급받아최상위비트의디지털신호로변환하고, 파인 SAR 변환모드에서는피드백전압을공급받아최하위비트의디지털신호로출력하는코스및 파인축차근사형변환부(110); 및상기아날로그입력전압과상기디지털신호를아날로그신호로변환한아날로그전압의차이전압인잔류전압을미리정해진이득으로미리정해진횟수만큼반복적으로증폭하여최종의목표배수로출력하는잔류전압적분처리를수행하는잔류전압적분부(120)를포함하는것을특징으로한다.
Abstract translation: 本发明涉及一种用于以低功率进行高分辨率模拟 - 数字转换放大的残留电压不通过使用残余电压积分扫描模拟数字转换器引起的轴向步骤的残余电压放大器的输出范围的非线性问题的技术。 当与一反馈电压在至少显著位铸件提供到数字信号时，与在使用过程中SAR转换模式转换为最显著比特的数字信号的模拟输入电压，和松树SAR转换模式下，当然和细转子近似输出端提供的本发明来实现这个 110; 和残余用于输出最终目标倍数由预定次数反复扩增到的模拟电压的电压之间的剩余电压差在一个预定的增益被转换为模拟输入电压与所述模拟信号，所述数字信号执行残余电压积分处理 和电压积分单元（120）。
-
公开(公告)号：KR1020150089914A
公开(公告)日：2015-08-05
申请号：KR1020140158279
申请日：2014-11-13
Applicant: 삼성전자주식회사 , 포항공과대학교 산학협력단
Abstract: 디스플레이구동회로가제공된다. 상기디스플레이구동회로는, 데이터신호에클럭신호가임베딩된 2비트의임베디드신호(embedded signal)를포함하는데이터패킷을수신하고, 상기데이터패킷의타입에따라서로다른제1 및제2 레퍼런스클럭을출력하는타입디텍터(type detector), 멀티페이즈클럭(multi phase clock)을입력받고, 상기데이터패킷의타입을결정하는데이용되는서로다른제1 및제2 윈도우레퍼런스(window reference)를상기타입디텍터에제공하는윈도우제네레이터(window generator), 상기타입디텍터에서출력된상기제1 레퍼런스클럭을제1 인터벌동안지연시키고, 상기제2 레퍼런스클럭을상기제1 인터벌과다른제2 인터벌동안지연시키는버퍼, 및상기지연된제1 및제2 레퍼런스클럭을통합하여레퍼런스클럭을출력하는멀티플렉서를포함한다.
Abstract translation: 提供显示驱动电路。 显示驱动电路包括：接收包含嵌入在数据信号中的时钟信号的两位的嵌入信号的数据分组的类型检测器，并输出与数据分组类型不同的第一和第二参考时钟; 接收多相时钟的窗口生成器，以及提供在确定数据分组的类型到类型检测器时彼此不同的第一和第二窗口引用; 缓冲器延迟所述类型检测器中的所述第一参考时钟输出第一间隔，并且将所述第二参考时钟延迟与所述第一间隔不同的第二间隔; 以及多路复用器，通过对延迟的第一和第二参考时钟进行积分来输出参考时钟。
-
公开(公告)号：KR1020140144130A
公开(公告)日：2014-12-18
申请号：KR1020140016336
申请日：2014-02-13
Applicant: 삼성전자주식회사 , 포항공과대학교 산학협력단
IPC: G06N3/063
CPC classification number: G06N3/063 , G06N3/049 , G11C11/412
Abstract: SRAM 구조에 기반한 시냅스 어레이(synapse array), 펄스 쉐이퍼 회로(pulse shaper circuit), 및 뉴로모픽 시스템(neuromorphic system)이 제공된다.
시냅스 어레이는 복수의 시냅스 회로들을 포함한다. 복수의 시냅스 회로들 중 적어도 하나의 시냅스 회로는 적어도 하나의 바이어스 트랜지스터 및 적어도 두 개의 컷-오프 트랜지스터들을 포함하고, 적어도 하나의 시냅스 회로는 적어도 한 개의 바이어스 트랜지스터를 통과하는 문턱 아래 누설 전류(sub-threshold leakage current)를 이용하는 적어도 하나의 시냅스 회로와 연결된 뉴런 회로의 멤브레인 노드를 차지(charge)한다.Abstract translation: 提供了突触阵列，脉冲整形电路和基于SRAM结构的神经形态系统。 突触阵列包括多个突触电路。 至少一个突触电路包括至少一个偏置晶体管和至少两个截止晶体管。 至少一个突触电路使用穿过至少一个偏置晶体管的亚阈值泄漏电流对连接到至少一个突触电路的神经元电路的膜节点进行充电。
-
公开(公告)号：KR1020140141778A
公开(公告)日：2014-12-11
申请号：KR1020130061924
申请日：2013-05-30
Applicant: 삼성전자주식회사 , 포항공과대학교 산학협력단
IPC: G06N3/063
CPC classification number: G06N3/049 , G06N3/0635 , G11C11/54 , G11C13/0007 , G11C2213/79
Abstract: 저항값이 가변되는 멤리스터(memristor) 및 멤리스터에 연결되고, 적어도 두 개의 입력 신호들이 인가되는 트랜지스터를 포함하고, 멤리스터의 저항값은 트랜지스터에 인가되는 적어도 두 개의 입력 신호들의 시간 차이에 의존하여 가변되는 STDP(Spike-Timing-Dependent Plasticity) 동작을 위한 시냅스 회로가 제공된다.
Abstract translation: 提供了一种用于尖峰定时相关可塑性（STDP）操作的突触电路，其包括提供可变电阻值的忆阻器和连接到忆阻器并且施加至少两个输入信号的晶体管。 在用于STDP操作的突触电路中，忆阻器的可变电阻值取决于施加到晶体管的至少两个输入信号的时间差。
-
Patent Agency Ranking
公开(公告)号：KR101214976B1
公开(公告)日：2012-12-24
申请号：KR1020110113003
申请日：2011-11-01
Applicant: 포항공과대학교 산학협력단
IPC: H03M3/02
CPC classification number: G04F10/005
Abstract: PURPOSE: A noise shaping time digital converter using a delta sigma modulating method is provided to simplify a circuit configuration by eliminating a D flip-flop or a counter and a plurality of delay elements which are serially connected. CONSTITUTION: A delta generator(40) generates the difference value between an inputted reference phase difference and outputted 1 bit. A time integrator(50) integrates the difference value of the delta generator and stores the difference value in a voltage form. An analog to digital converter(60) outputs the 1 bit according to the integrated value which is stored in the time integrator. The analog to digital converter outputs the 1 bit while being synchronized with a sampling frequency. The delta generator comprises first to fourth switches which are connected in parallel to an input terminal having a start signal and a stop signal, a delay element which is connected to the first and third switches, and fifth to eighth switches. [Reference numerals] (AA) Output(1bit); (BB) Synchronizing frequency
Abstract translation: 目的：提供使用Δ-Σ调制方法的噪声整形时间数字转换器，以通过消除D触发器或计数器以及串行连接的多个延迟元件来简化电路配置。 构成：增量发生器（40）产生输入的参考相位差和输出1位之间的差值。 时间积分器（50）对增量发生器的差值进行积分，并将差分值存储为电压形式。 模数转换器（60）根据存储在时间积分器中的积分值输出1位。 模数转换器在与采样频率同步时输出1位。 所述增量发生器包括与具有启动信号和停止信号的输入端并联连接的第一至第四开关，连接到第一和第三开关的延迟元件以及第五至第八开关。 （标号）（AA）输出（1bit）; （BB）同步频率
-
37.发明公开ＳＴＤＰ 기능 셀을 위한 시냅스, ＳＴＤＰ 기능 셀 및 ＳＴＤＰ 기능 셀을 이용한 뉴로모픽 회로 审中-实审基于时间依赖性塑性的功能单元（STDP），SPIKE-TIMING相关塑性的功能单元和使用SPIKE-TIMING相关塑性的功能单元的神经元电路的实验
公开(公告)号：KR1020120136015A
公开(公告)日：2012-12-18
申请号：KR1020110054972
申请日：2011-06-08
Applicant: 삼성전자주식회사 , 포항공과대학교 산학협력단
CPC classification number: G06N3/063 , G06N3/049 , G06N3/088 , G11C7/16 , G11C11/54 , G11C13/0002 , G11C13/0007 , G11C13/003 , G11C2213/53 , G11C2213/79
Abstract: PURPOSE: A synapse for an STDP(spike-timing-dependent plasticity) functional cell, the STDP functional cell, and a neuromophic circuit using the STDP functional cell are provided to change a specific synaptic neuron without interference of another synaptic neuron by timely separating a communication mode to transmit information through the synapse from a study mode to change the intensity of the synapse. CONSTITUTION: A transistor(115) is connected to a memory device(113). A channel of the memory device is serially connected to a channel of the transistor. The resistance of the memory device is changed according to a synaptic weight dependent on a voltage applied between both ends of the memory device. A first terminal is connected to the memory device. A second terminal(117) is connected to a source terminal of the transistor. A synapse is connected to a free synaptic neuron through a first terminal and is connected to a post synaptic neuron through a second terminal. [Reference numerals] (110) Synapse; (150,130) Post synaptic neuron; (155,135) Pulse shaper
Abstract translation: 目的：提供使用STDP功能细胞的STDP（尖峰时间依赖性可塑性）功能细胞，STDP功能细胞和神经元电路的突触，以通过及时分离另一突触神经元来改变特异性突触神经元，而不会受到另一突触神经元的干扰 通信模式通过突触从研究模式传输信息，以改变突触的强度。 结构：晶体管（115）连接到存储器件（113）。 存储器件的通道串联连接到晶体管的通道。 存储器件的电阻根据依赖于存储器件两端之间施加的电压的突触重量而改变。 第一终端连接到存储设备。 第二端子（117）连接到晶体管的源极端子。 突触通过第一终端连接到游离突触神经元，并通过第二终端连接到突触后神经元。 （附图标记）（110）突触; （150,130）突触后神经元; （155,135）脉冲整形器
-
公开(公告)号：KR101181279B1
公开(公告)日：2012-09-10
申请号：KR1020100044818
申请日：2010-05-13
Applicant: 포항공과대학교 산학협력단
CPC classification number: G04F10/005
Abstract: 시간-디지털 변환기에 있어서, 기준 위상차(△t)를 가지는 제1입력신호와 제2입력신호를 입력받아, 위상차가 증가된 제1출력신호 및 제2출력신호를 출력하는 위상차 증대부 및 상기 제1출력신호 및 제2출력신호를 입력받아, 상기 제1출력신호 및 제2출력신호들의 위상차를 기준 지연시간(τ)과 비교하여 비교신호를 출력하는 비교부를 포함하는 것을 특징으로 하는 시간-디지털 변환기이다.
본 발명에 따른 시간-디지털 변환기는 고해상도 시간-디지털 변환기를 제공하는데 있다. 즉 해당 반도체 공정에서 얻을 수 있는 지연소자의 최소 위상 지연시간 이하의 분해능을 가지는 시간-디지털 변환기를 제공하는데 있다.-
公开(公告)号：KR101147294B1
公开(公告)日：2012-05-18
申请号：KR1020090070118
申请日：2009-07-30
Applicant: 에스케이하이닉스 주식회사 , 포항공과대학교 산학협력단
IPC: G11C5/14 , G11C11/4074
Abstract: 기준 전압 생성기는 외부 전압 단자와 접지 전압 단자 사이에 병렬 연결된 복수개의 트랜지스터를 구비하고, 상기 복수개의 트랜지스터 중 어느 하나의 드레인-소오스 양단에서 기준 전압이 출력 되도록 하며, 상기 외부 전압의 레벨 변동에 따른 상기 복수개의 트랜지스터의 게이트의 전압 레벨의 변동량을 다르게 한다.
기준 전압, 외부 전압, 온도-
公开(公告)号：KR101044314B1
公开(公告)日：2011-06-29
申请号：KR1020080117285
申请日：2008-11-25
Applicant: 포항공과대학교 산학협력단
CPC classification number: A61B18/042 , A61B2018/00583 , A61M2039/1022
Abstract: 본 발명은 플라즈마를 이용한 지혈장치에 관한 것으로서, 보다 상세하게는 마이크로파 공진기를 이용하여 대기압 하에서 저전력으로 발생시킨 저온의 플라즈마를 상처 부위에 가함으로써, 상처에 대한 화상이나 부작용을 줄이면서 신속하게 혈액을 응고시켜 지혈하고 상처 부위를 살균, 소독할 수 있게 함과 아울러 휴대 가능하도록 소형화한 저온 플라즈마를 이용한 지혈장치에 관한 것이다.
저온 플라즈마, 지혈, 살균, 저전력, 소형화
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.032 seconds)
