비 티유 프레임 감시/제어 장치
    31.
    发明授权
    비 티유 프레임 감시/제어 장치 失效
    非TU框架监控/控制装置

    公开(公告)号:KR100157149B1

    公开(公告)日:1998-11-16

    申请号:KR1019950055874

    申请日:1995-12-23

    Abstract: 본 발명은 비 티유 (TU) 프레임 감시/제어 장치에 관한 것으로서, 외부로부터 TU 기준 클럭과 데이터 선택 제어 클럭을 입력받아 다중되어 있는 TU신호에서 각각의 TU 데이터를 추출하기 위한 21 TU 선택 신호를 출력하는 TU클럭 제어 신호 생성 수단(10); 채널 데이터를 입력받아 데이터 선택 제어 클럭에 의해 21개의 TU 신호를 선택하여 21 TU 다중 데이터와 TU 다중 신호를 출력하는 채널 선택수단(20); 상기 채널 선택 수단(20)의 21 TU다중 데이터를 입력받아 상기 TU 클럭 제어 신호 생성 수단(10)의 21 TU 선택 신호에 의해 선택하여 각각의 21개 데이터에서 모두 0 신호를 검출하여 TU 삽입 제어 신호를 출력하는 비 TU 프레임 신호 검출 수단(30); 상기 비 TU 프레임 신호 검출 수단(30)의 출력을 입력받아 비 TU 프레임 신호를 삽입하기 위한 LUG 제어 신호를 생성하여 출력하는 LUG 제어신호 생성 수단(40); 상기 채널 선택 수단(20)의 TU 다중 신호와 상기 LUG 제어 신호 생성 수단(40)의 LUG 제어 신호를 입력받아 비 TU 프레임 신호를 삽입하여 다중된 신호를 출력하는 LUG 신호 삽입수단(50); 및 상기 LUG 신호 삽입 수단(50)의 다중된 신호와 외부의 데이터 선택 제어 클럭과 시스템 클럭을 입력받아 위상을 조절하여 위상 조절화된 TU 신호를 출력하는 데이터 지연 수단(60)을 구비하여 수신부의 LPOM의 기능과 연동하여 송신부에서 데이터 프레임의 해체없이 관련 TU 타이밍만으로 제어 신호를 만들어서 TU 프레임의 존재여부를 감시하고, 특정 오버헤드의 제어를 함에 있어서 포인트 생성부 하나로서 21개의 TU 프레임을 제어 할 수 있는 효과가 있다.

    신호프레임 정렬 및 신호감시기
    32.
    发明公开
    신호프레임 정렬 및 신호감시기 失效
    信号帧对齐和信号监视

    公开(公告)号:KR1019980047761A

    公开(公告)日:1998-09-15

    申请号:KR1019960066275

    申请日:1996-12-16

    Abstract: 본 발명은 TU11/TU12 혼용모드의 신호 프레임 정렬 및 신호감시기에 관한 것으로서, 종래 방식으로는 주로 TU11 신호 또는 TU12 신호 한가지에 대해서만 신호 프레임 정렬 기능을 가지고 있으며, VC1 신호경로에 대한 부가적인 감시기능인 미접속신호경로에 대한 감시 및 관리기능이 미약한 문제점이 있으므로 상기 문제점을 해결하기 위해 안출된 본 발명은 상기 TU단위의 스위칭을 하기 위한 필수과정으로 AU신호에서 추출된 VC3신호를 종단하고 VC3 내에 다중화되어 있는 저속신호인 TU신호를 재정렬하여 스위치 네트워크를 보여주며, 그 역과정을 처리하는 장치로 VC3 데이타를 입력받아 TU데이타를 출력하는 방향을 하향단, 그 반대를 상향단으로 정의하고, 하향단으로는 외부로부터 입력된 다중된 VC3 데이타를 역다중화하여 하나의 VC3 데이타를 선택 추출하고, 상기 VC3 데이타에서 VC3 경로오버헤드를 검출 및 처리하고, VC3 데이타에서 28개의 TU11 신호 또는 21개의 TU12 신호로 역다중화하여 각각의 TU1 신호에 대한 포인터 처리를 통해 새로운 기준클럭에 따라 재정렬하는 TU1 신호 프레임 정렬 및 VC11/VC12 신호에 대한 경로오버헤드를 감시하며, 상향단으로는 외부로부터 28개의 TU11 신호 또는 21개의 TU12 신호를 감시하여 신호가 존재하지 않을 시 해당되는 채널에 미접속상태 신호를 삽입하는 LSUT 기능 및 28개의 TU11 신호 또는 21개의 TU12 신호에 VC3 경로오버헤드를 삽입하여 VC3 프레임을 형성하여 출력하며, 상기한 기능들이 TU11과 TU12에 대해 모두 적용될 수 있는 혼용모드로 동작할 수 있으며 VC1 신호가 존재하지 않을 시 미접속상태에 대한 감시 및 삽입기능을 갖도록 하여 미접속상태 신호에 대한 처리도 원활하게 할 수 있는 효과가 있다.

    다단 광대역 스위치에서의 에이직(ASIC)간 장애위치 검출회로
    33.
    发明授权

    公开(公告)号:KR100134709B1

    公开(公告)日:1998-05-15

    申请号:KR1019940035769

    申请日:1994-12-21

    Abstract: 본 발명은 AU3/4 단위 스위치 장치등의 다단 광대역 스위치에서의 에이직(ASIC)간 장애위치 검출회로를 제공하는데 그 목적이 있으며, 상기 목적을 달성하기 위하여, ASIC간 무결성을 확보하기 위하여 SDH 오버헤드중 B1 바이트를 저장영역으로 하고 기존의 단순 BIP회로(11내지 15)를 ASIC내에 첨가하여 시스템 차원에서의 장애위치를 파악할 수 있도록 구성하였다. 이에 따라 본 발명은, 다수의 ASIC을 사용하는 다단 광대역 스위치 장치등에서 ASIC간의 장애 위치를 보다 쉽게 감지할 수 있어 시스템의 유비보수를 수월하게 하는 효과를 가진다.

    동기램과 비동기램을 이용한 시간 스위칭 장치
    34.
    发明公开
    동기램과 비동기램을 이용한 시간 스위칭 장치 失效
    时间切换设备使用同步RAM和异步RAM

    公开(公告)号:KR1019970058242A

    公开(公告)日:1997-07-31

    申请号:KR1019950055912

    申请日:1995-12-23

    Abstract: 본 발명은, 입력되어 들어온 데이타를 저장할 메모리를 2(A,B)개 두며 이 메모리를 비동기가 아닌 시스템 클럭이 관여되는 동기 메모리로 구성하여 일정 주기마다 입력데이타를 다른 메모리(A→B→A→…)에 교대로 저장하여 완전히 한 주기의 TU 데이타를 한 메모리에 저장한 후 저장된 데이타를 읽어 가는 방법으로 설계되어 있다. 이렇게 되면 출력되는 데이타가 한 주기 지연되는 것을 제외하고는 정확하고 원하는 타임슬롯(Time Slot)에 데이타를 출력시킬 수 있다. 또한 메모리에 클럭이 관여되므로 클럭의 한 주기 동안에서 메모리의 입출력이 이루어진다면 시스템은 안정된 타이밍 마진을 가질 수 있고 전/후단 시간 스위치 겸용시에 입력 신호와 출력 신호의 레이트(rate)가 틀린다 하더라도 안정되게 스스템을 설계하기가 쉬워진다.

    종속 유니트(TU) 신호의 교차연결장치
    35.
    发明公开
    종속 유니트(TU) 신호의 교차연결장치 失效
    从属单元(TU)的交叉连接单元

    公开(公告)号:KR1019970056285A

    公开(公告)日:1997-07-31

    申请号:KR1019950055891

    申请日:1995-12-23

    Abstract: 본 발명은 STM-N(Synchronous Transfer Module-N) 신호내에 포함된 종속신호 TU-12(Tributary Unit-12) 신호의 교차연결(Cross-Connection)을 위한 장치를 제공하는데 그 목적이 있다.
    상기 목적을 달성하기 위하여 본 발명은, 12개의 AU3 신호, IB바이트 및 BIP바이트로 구성된 프레임 형태(이하, HBUS라 함)로 신호를 입력하여 AU3포인터 처리, VC3 POH 처리 및 TU-12 포인터 처리를 수행하여 스위치 네트워크에 접속될 수 있도록 하는 기능과 TU-12 단위 스위치 기능을 있는 I/O 및 TU 시간스위치 블럭(10), 상기 I/O 및 TU 시간스위치 블럭(10)에서 4×N개의, 264개의 TU-12 신호, ID바이트 및 BIP바이트로 구성된 프레임 형태(이하, LBUS라 함)를 출력하는 공간 스위치 블럭(20)을 포함한다.

    동기디지탈계층교차스위치 검사장치
    37.
    发明公开
    동기디지탈계층교차스위치 검사장치 失效
    同步数字层交叉开关测试装置

    公开(公告)号:KR1019960025139A

    公开(公告)日:1996-07-20

    申请号:KR1019940036960

    申请日:1994-12-23

    Abstract: 본 발명은 SDH 기반의 회선분배시 입출력 데이타의 속도를 변화시키지 않으며 CM을 실시간으로 감시하는 SDH 교차스위치 연결행렬 검증회로에 관한 것으로, 연결행렬(CM) 생성부; 연결행렬 값의 패리티 비트를 생성하는 패리티 생성부; 연결행렬 삽입부; 고유 데이타 및 상기 패리티가 추가되어 삽입된 연결행렬 값을 분배하는 교차스위치 기능부; 연결행렬 추출부; 출력된 데이타에서 역으로 소정 바이트를 추출하여 패리티를 검사하는 패리티 검사부; 추출된 연결행렬 값들이 저장되는 래지스터와 비교 기준이 되는 레지스터들을 비교하는 연결행렬 비교검사부; 제어신호 발생부를 포함하여 구성되는 것을 특징으로 하는 한다.

    동기식 분기/결합 다중 전송 장치

    公开(公告)号:KR1019950004798A

    公开(公告)日:1995-02-18

    申请号:KR1019930013964

    申请日:1993-07-22

    Abstract: 본 발명은 비동기식 디지틀 계위 신호인 1.544Mb/s(DSIN), 2.048Mb/s(DSIE), 44.736Mb/s(DS3)신호를 인터페이스하여 동기식 컨테이너 신호(VC1, VC3) 형태로 사상 및 다중화한 후 동기식 디지틀 계위(SDH)신호인 STM-N(1.55.52Mb/s×N,N=1,4,16)신호내로 결합(Add)하여 광전송하며, STM-N 광신호로부터 동기식 컨테이너신호를 분기(Drop)하여 역다중 및 역사상을 거쳐 DSIN, DSIE,DS3신호를 추출하여 디지틀 전송하는 동기식 분기/결합/다중전송장치에 관한 것으로, STM-N 신호에 포함된 DSn 단위의 분기/결합 기능이 요구되는 전송망에 적용하며 트래픽 집중형 및 전용선 개념의 트래픽 분산형의 망구성이 가능하고, 장치 구성의 단순성 및 경제성이 뛰어나고, 기능 구현의 용이 및 운용 관리가 편리하고 드루타이밍(Through timing)/루프 타이밍(Loop timing)/외부 타이밍 동기가 가능하고, DS1 단위의 분 /삽입 능력을 이용하여 기존의 가입자 접속이 가능하고, 서비스 보호 특성이 완전한 효과를 제공하며, SHP망 구성을 가능하게 하고 앞으로 BDCS(Broadband Digital Crosseonnection System)와의 접속을 통해 여러 다른 SHP망 구성들과의 접속을 용이하게 하는 효과가 있다.

Patent Agency Ranking