-
公开(公告)号：KR100216579B1
公开(公告)日：1999-08-16
申请号：KR1019960065451
申请日：1996-12-13
IPC: H04L12/24
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
비동기 초기화로 인한 성능 누적 정보의 누락 방지를 위한 성능정보 누적장치 및 그 방법.
2. 발명이 해결하려고 하는 기술적 과제
CPU가 현재의 누적값을 읽어낸 후에 초기값으로 설정하면서 초기값으로 설정하는 순간에 입력되는 성능 정보를 잃어버리지 않고, 정확한 성능정보를 계수할 수 있도록 하고자 함.
3. 발명의 해결방법의 요지
중앙처리장치(CPU)의 읽기 동작을 감지하는 수단과, 상기 중앙처리장치가 읽기 동작 수행중에 입력된 성능정보를 계수하고, CPU의 읽기 동작이 종료되면 계수한 값을 출력하는 임시 성능누적 계수수단, 및 CPU가 읽기 동작중이면 계수한 누적할 성능정보가 입력되더라도 계수하지 않으며, CPU의 읽기 동작이 완료되면 상기 임시성능누적 계수수단에서 계수한 값으로 성능누적정보의 초기 계수값을 설정하는 성능누적 계수수단을 구비함.
4. 발명의 중요한 용도
교환기의 성능정보 누적장치에 이용됨.-
公开(公告)号：KR1019990053401A
公开(公告)日：1999-07-15
申请号：KR1019970073024
申请日：1997-12-24
IPC: H04L12/801 , H04L12/26 , H04L12/911
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 프레임 릴레이 망상의 SVC 기반 인터넷 서비스를 제공하는 방법에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 서비스 지연 시간을 줄일 수 있는 프레임 릴레이 망 정합 장치에서의 다이얼-업 PPP 이용자를 위한 프레임 릴레이 망상의 신호 가상 연결 기반 인터넷 서비스 제공 방법을 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 호를 접속하는 제 1 단계; PPP 링크를 설정하는 제 2 단계; SVC를 설정하는 제 3 단계; IP 데이터그램를 전송하는 제 4 단계; SVC를 해제하는 제 5 단계; PPP 링크를 해제하는 제 6 단계; 및 호를 해제하는 제 7 단계를 포함한다.
4. 발명의 중요한 용도
본 발명은 연결 중심형 프레임 릴레이 망상에 SVC 방식을 채용해 IP 데이터 그램을 전송하는 방법을 이용하여 프레임 릴레이 망상의 SVC 기반 인터넷 서비스 제공하는데 이용됨.-
公开(公告)号：KR1019990053245A
公开(公告)日：1999-07-15
申请号：KR1019970072846
申请日：1997-12-23
IPC: H04L12/28
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
본 발명은 역방향 명시적 혼잡통지 비트를 이용한 전송율 제어 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 프레임 릴레이 교환기와 연동시 사용자의 데이타 트래픽이 폭주할 경우 망자원의 효율적인 관리와 프레임 손실 확률을 최소화하기 위한 역방향 명시적 혼잡통지 비트(BECN)를 이용한 전송율 제어 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 프레임 릴레이망 정합장치에서의 전송율 제어 방법에 있어서, 역방향 명시적 혼잡통지 비트의 제 1 소정값 및 제 2 소정값의 수신 횟수를 초기화하고, 전송율을 협약된 정보 전송율로 초기화하고 프레임을 수신하는 제 1 단계; 수신된 프레임의 역방향 명시적 혼잡통지 비트의 상기 제 1 소정값의 수신 횟수에 따라 단계별로 전송율을 감소시키는 제 2 단계; 및 수신된 프레임의 역방향 명시적 혼잡통지 비트의 상기 제 2 소정값의 수신 횟수에 따라 단계별로 전송율을 증가시키는 제 3 단계를 포함한다.
4. 발명의 중요한 용도
본 발명은 프레임 릴레이망 정합장치 등에서의 전송율 제어 방법에 이용됨.-
公开(公告)号：KR100198444B1
公开(公告)日：1999-06-15
申请号：KR1019960068064
申请日：1996-12-19
IPC: H04L12/755 , H04L12/26 , H04L12/24
Abstract: 본 발명은 대용량 통신처리시스템에서 라우팅 테이블을 이용한 경로 설정방법에 관한 것으로서, 종래의 통신처리시스템은 데이터 망으로 X.25 패킷 교환망을 사용하고 있었기 때문에 PC통신 사용자의 급격한 증가와 이용자 단말의 성능향상 및 음성, 그래픽, 화상 등 멀티미디어 서비스 요구사항으로 인하여 통신처리시스템과 패킷 교환망간의 회선 증설이 불가피하게 되었으므로 용량확대 및 개방형 구조로서의 변경이 불가피하게 되었으며 상기 배경으로 인하여 대용량 통신처리시스템이 출현하게 되는 문제점이 발생하였으므로 상기 문제점을 해결하기 위하여 본 발명은 현재 사용중인 전화망(PSTN)과 패킷망(PSDN)의 수용 뿐 만 아니라 프레임 릴레이 망과, ISDN망, 그리고 ATM 망도 수용가능하도록 설계하고 각종 새로운 망정합 모듈이 출혈할때 마다 고� � 스위치를 근간으로 정합모듈을 만들어 접속하기만 하면 새로운 서비스를 보일 수 있는 개방형 구조로 설계하여 통신시장의 개방으로 인해 야기될 새로운 VAN 사업자들도 약 50개의 VAN 사업자는 동등 접속이 가능하며 다양한 망들이 출현해도 효율적으로 수용할 수 있는 구조로 설계되어 있어 새로운 모듈군들만 개발하여 부착시키기만 하면 쉽게 새로운 서비스를 보일 수 있는 구조를 바탕으로 다양한 서비스 망간 접속 및 표준 프로토콜을 지원하기 위해서 개방형 통신처리시스템 플랫포옴 구조를 가지며, 또한 상기 개방형 통신처리 플랫폼 구조의 핵심 기능을 가진 내부 고속 상호 연동망인 HSSF 서브시스템은 각 망 정합 모듈 및 서비스 모듈에 탑재되어 가입자 입출력부와 직렬 송수신 기능을 담당하는 고속 시스템 버스 어댑터(HSNA)와, 각 망정합 모� � 및 서비스 모듈과의 직렬 접속을 통해 패킷 데이터의 입/출력 송수신을 담당하는 가입자 입출력부(HSCA), 그리고 마지막으로 공통버스의 사용권을 중재하고 패킷 데이터의 교환을 담당하는 중재 교환부(HSSA)를 구성함으로써, 고속 스위치를 중심으로 초기 시스템이 정상 구동 시작 할 때에 LOMS으로부터 스위치를 거쳐 중재 교환부나, 각 망 정합장치(NAS)의 프로세서 보드가 로딩을 받아 사용자가 원하는 데이터 통신 서비스를 원활하게 받을 수 있도록 하고, 정화망과 패킷망 이외에도 새로 출현하는 다양한 종류의 망들도 수용 가능하며, 초기에는 전화망 가입자 채널과, 패킷망 가입자를 효율적으로 경로 설정해 주며, 접속되는 각 노드들간에 일대일 통신, 대다수들간의 통신이 지원되며, 변경된 라우팅 정보를 상기 LOM으로부터 즉각 로딩받을 수 있으므� �� 변화에 대처할 수 있는 효과를 가진다.
-
公开(公告)号：KR1019970031609A
公开(公告)日：1997-06-26
申请号：KR1019950041747
申请日：1995-11-16
IPC: H04L12/56
Abstract: 본 발명은 전송오류 검증에 의한 시스템의 신뢰성을 높이도록 한 직렬 통신 제어장치를 제공하는데 그 목적이 있다. 이에 따라 본 발명은, 직접 메모리접근방식의 직렬통신제어기에 있어서, 직렬통신기(15,18)를 통해 공유메모리의 패킷데이타(13,16)를 송신 또는 수신하고자할 때 CPU의 제어수단을 억제하고 DMA수단을 이용하여 자체적으로 패킷데이타를 전송 및 수신하도록 하며 직렬통신기를 통한 전송로상의 전송오류를 검출하도록 CRC-32의 삽입과 확인 가능한 수신 및 송힌 직렬통신제어기(14,17)를 구비하여 통신 처리시스템의 가입자망과 서비스망과의 사이에서 각 망을 구분하지 않고 특정형태의 패킷을 고속으로 전송해주는 고속패킷 교환시스템에서 각 망접속장치와의 직렬 형태로 전송하기위해 시스템의 공유메모리와 직렬통신기 사이의 패킷 데이타의 전송시 직접 메모리 접근 방식의 구조와 직렬 전송로 상의 전송 오류를 검증하기 위한 CRC-32의 계산과 확인 구조 의 직렬통신 제어기로 데이타 전송시 병목현상의 제거로 전송 효율을 극대화하고 데이타 전송시 오류의 확인으로 교환시스템의 신뢰성을 향상시키는 효과를 갖는다.
-
Patent Agency Ranking
公开(公告)号：KR1019970009050A
公开(公告)日：1997-02-24
申请号：KR1019950021929
申请日：1995-07-24
IPC: H04L12/56
Abstract: 본 발명은 병렬 공통 버스형 고속 패킷 교환 시스템의 중재 교환 장치 및 그 방법에 관한 것으로, 각 노드들간에 일대일통신, 일대 다수들간의 통신을 지원하며, 각 노드로부터 발생한 패킷을 신속, 정확하게 전달하는 병렬 공통 버스형 고속패킷 교환 시스템의 중재 교환 장치 및 그 방법을 제공하기 위하여, 폴링에 의하여 중재를 수행하고 공통 병렬 버스를 통하여 데이타를 전달하는 비교적 간단한 매체 접근 프로토콜을 가지면서 320Mbps급의 고속의 성능을 내며, 공통 버스의 사용권을 중재하는 방식에 있어서 폴링과 데이타 전달이 병렬로 처리되고, 패킷 헤드의 정보 분석 및 조작을 통하여 일대일통신 뿐만아니라 브로드캐스팅, 멀티캐스팅이 가능하며, 확장을 통하여 노드 접속수가 192개까지 가능하도록 하여 버스사용 효율을 높일 수 있고, 확장이 가능하며, 성형의 근거리 통신망이나 고속 패킷 교환을 필요로 하는 대형 통신 시스템의 내부 고속 연동망으로 활용할 수 있는 효과가 있다.
-
公开(公告)号：KR1019920004292B1
公开(公告)日：1992-06-01
申请号：KR1019890010353
申请日：1989-07-21
IPC: B01D35/28
Abstract: The system for performing continuous information exchange service among different kinds of terminals, comprises dual port memory (41) connected with a system bus (33), system bus connecting means (43); sub-control means (46) connected with the memory (43) and the means (43); program memory means (42) connected with the means (43); program memory means (42) connected with the means (46); first duplex control means (3) provided with parallel communication channel means (47); second duplex control means (8) for communicating with the means (3) and connecting with system bus (34).
Abstract translation: 用于在不同类型终端之间执行连续信息交换服务的系统包括与系统总线（33）连接的双端口存储器（41），系统总线连接装置（43）; 与存储器（43）和装置（43）连接的子控制装置（46）; 程序存储装置（42），与装置（43）连接; 与装置（46）连接的程序存储装置（42）; 第一双工控制装置（3），设置有并行通信信道装置（47）; 用于与装置（3）通信并与系统总线（34）连接的第二双工控制装置（8）。
-
公开(公告)号：KR1019910008417B1
公开(公告)日：1991-10-15
申请号：KR1019890010352
申请日：1989-07-21
Inventor： 김동원
IPC: G06F13/16
Abstract: For the processor having a synchronous bus, the feature of this scheme provides retrial circuitry to enhance reliability and performance before a reception processing upon accessing I/O device or memory. The retrial circuit (3) holds the fault signal (NAK-) insteads of passing to the processor (1), activates the circuit to stop the access start signal (MAS-) and tries to access I/ O device a desired number of times by applying (MAS-) signal again. Once finished to access with completion signal (ACK-) in fixed times, the circuit (3) sends completion flag (CACK-) to the processor. Otherwise it wends finally fault flag (CNAK-). The repetition times of trial can be selected by manufacturer. It is available also for DMA (Direct Memory Access) controller equipped device.
Abstract translation: 对于具有同步总线的处理器，该方案的特征提供了重试电路，以在访问I / O设备或存储器之前的接收处理之前增强可靠性和性能。 重试电路（3）保持故障信号（NAK-）而不是传递到处理器（1），激活电路以停止访问开始信号（MAS-），并尝试访问I / O设备所需的次数 通过再次应用（MAS-）信号。 一旦在固定时间完成访问完成信号（ACK-），电路（3）向处理器发送完成标志（CACK-）。 否则会最终出现故障标志（CNAK-）。 试用的重复次数可以由制造商选择。 它还可用于配备DMA（直接存储器访问）控制器的设备。
-
-
公开(公告)号：KR100873483B1
公开(公告)日：2008-12-15
申请号：KR1020070069614
申请日：2007-07-11
Applicant: 한국전자통신연구원
CPC classification number: Y02D70/10
Abstract: 본 발명은 무선 센서 네트워크에서의 멀티채널 운용 방법에 관한 것으로, 더욱 상세하게는 지그비(Zigbee) 등과 같은 무선 센서 네트워크에서 한 개의 라디오 인터페이스를 구비한 경우 상호 인터피어런스가 발생하지 않도록 채널을 변경시켜 여러 채널을 통해 데이터를 전송하기 위한, 무선 센서 네트워크에서의 멀티채널 운용 방법에 관한 것으로서, 무선 센서 네트워크에서의 멀티채널 운용 방법에 있어서, 병행도를 산출하여 동일한 게이트웨이를 이용하는 각 PAN(Personal Area Network)의 코디네이터를 설정하는 단계; 상기 각 PAN의 채널정보를 관리하는 채널정보 관리단계; 메인 채널 및 타 채널의 수퍼프레임 스케줄 정보를 포함하는 비이컨 프레임을 생성하여 해당 PAN의 각 노드들로 전송하는 단계; 및 메인 채널의 비활성화 구간에 상기 타 채널의 수퍼프레임 스케줄 정보를 이용하여 데이터를 수신하는 데이터 수신단계를 포함한다.
무선 센서 네트워크, 멀티채널 운용, PAN, 병행도, 수퍼프레임 스케줄 정보Abstract translation: 提供无线传感器网络中的多通道操作方法，以满足网络传输性能高的要求，并且在满足以低功率运行的无线传感器网络的要求的情况下防止数据丢失。 计算并行度来设置每个PAN（个人区域网络）的协调器。 管理每个PAN的通道信息。 生成包含主信道和不同信道的超帧调度信息的信标帧，并将其发送到对应PAN的各节点。 在主信道的非激活间隔期间，通过使用不同信道（辅助信道）的超帧调度信息来接收数据。 在管理信道信息时，基于主信道的调度，将不同信道的开始时间和结束时间作为相对时间信息进行管理。
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.025 seconds)
