-
公开(公告)号：KR1019970056434A
公开(公告)日：1997-07-31
申请号：KR1019950055914
申请日：1995-12-23
IPC: H04L12/28
Abstract: 본 발명은 비동기 전달모드 교환기의 경보 취합장치에서 운영유지 프로세서에 경보 소스 데이터 전송방법에 관한 것으로, AGIA(경보취합장치)는 경보 발생시 및 복구시에 즉시 OMP(운영유지 프로세서)에 경보를 보고하고, OMP는 초기화시 또는 상태 관리를 위하여 필요할 때 주기적으로 AGIA를 전체 경보 테이블을 요구하며, 자신이 가지고 있는 전체 경보 소스 테이블을 OMP에 전송하는 경보 취합장치에서 OMP에 8비트 캐릭터 코드에 의한 경보 소스 데이터 전송방법에 있어서, 경보취합장치에 경보 발생시 경보 소스 데이터 전송방법에 있어서, 경보취합장치에 경보 발생시 경보 소스 데이타를 판독하여 데이터가 변경되었는지를 판단하는 제 1단계;상기 제 1단계 수행 후 변경되지 않았으면 리턴하고 변경되었으면 경보소스 수 및 상태를 저장하여 경보 상태비 트를 검사하는 제2단계; 및 상기 제2단계 수행후 기 저장된 소스 테이터와 3회 비교하여 최종 경보 여부를 결정한 후 경보 소스 비트를 갱신하고 저장하며 OMP가 초기화되거나 OMP에서 요구시 모든 경보 소스 데이터를 전송하는 제 3단계를 포함하여 이루어지는 것을 특징으로 한다.
-
-
公开(公告)号：KR1019960028628A
公开(公告)日：1996-07-22
申请号：KR1019940036995
申请日：1994-12-23
IPC: H04Q5/00
Abstract: 본 발명은 2.048Mbps 속도의 RS-449 레벨 데이타를 TTL(Transistor Transistor Logic) 레벨데이타로 변환시키거나 TTL 레벨 데이타를 RS-449 레벨 데이타로 변환시켜주는 타임 스위치 정합수단(1); 상기 타임 스위치 정합수단(1)에 연결되어 2.048Mbps 속도의 데이타를 64kbps 혹은 56kbps 속도의 데이타로 변환시키거나 그 역 기능을 수행하는 속도 정합수단(2); 상기 속도 정합수단(2)과 신호 단말장치 간의 신호를 버퍼링하는 신호단말 정합수단(3)을 구비하는 것을 특징으로 하여, 전전자교환기의 공통선 신호장치에서 타임 스위치와 신호 단말장치와의 신호 데이타링크의 접속이 용이하고 프로세서의 제어에 의해 다양한 응용을 할 수 있는 공통선 신호장치의 속도정합장치에 관한 것이다.
-
公开(公告)号：KR1019960027693A
公开(公告)日：1996-07-22
申请号：KR1019940033549
申请日：1994-12-09
IPC: H04L12/26
Abstract: 본 발명은 기본 속도 정합 회로 보드 테스트 지그 보드에 관한 것으로, 기본 속도 정합 회로 보드 지그에서 필요한 PCM하이웨이를 구성할 수 있도록 하며, IDPA의 제어에 따라 'B'채널 데이터를 IBQA로 송수신하여 LT 혹은 NT 루프백시 데이터 오류 유무를 판정하고, 외부 시험 경로 설정을 확인하는 등의 자동 시험을 수행하는 데 활용할 수 있는 효과가 있다.
-
公开(公告)号：KR1019950010468A
公开(公告)日：1995-04-28
申请号：KR1019930018155
申请日：1993-09-09
IPC: H04M3/30
Abstract: 본 발명은 전전자 교환기 디지탈 가입자 정합장치의 제어장치에 관한 것으로, PBA를 MC68340 IPU를 사용하여 개발한 구조로서 국내에서 최초로 시도되었고 기존기술에 의한 방법으로 사용된 MC68020, MC68901(MFP)2개, MC68450(DMAC)가 MC68340 1개 칩으로 대체가능하여 불필요하게 되므로써 기존의 기술을 시용하여 구현할 경우보다 이상의 4개의 LSI 부품 및 이와 관련된 TTL 및 GAL 등 관련된 제어회로가 절약되어 부품수가 34개정도 절약되어 100개 정도로 보드실장이 가능하여, 보드실장 밀도를 감소시킴으로써 기존기술에 으한 방법으로는 134개 부품으로 고밀도로 실장되어 상용화에 지장을 초래하리라 예상되었던 문제점도 해결되었을 뿐 아니라 소요전력도 23W에서 18W이하로 절감할 수 있었으며 이에 따른 열문제도 해결되어 양산화에 크게 기여할 수 있으며, 게층 1기 을 수행하는 기본 및 일차군 액세스 디지탈 가입자 정합보드와 IDPA 및 PP(ISAP)로 구성되는 전전자 교환 시스템과 ISDN 단말기로 연결하여 시스템 레벨로 수행되는 시험을 제어함은 물론, 유지보수 기능, 성능 시험수행시 경비도 절감되고 효과적인 시험을 시행할 수 있었다.
-
Patent Agency Ranking
-
公开(公告)号：KR1019940023282A
公开(公告)日：1994-10-22
申请号：KR1019930004195
申请日：1993-03-18
IPC: H04Q1/20
Abstract: 본 발명은 전전자 교환기의 ISDN 가입자의 호처리 기능 시험 방법에 관한 것으로, ISDN 가입자의 정합 장치의 호처리 기능을 시스팀과 유사한 형태로 구성된 시험 환경, 즉 ISDN 단말기 및 ICS(ISDN Call Simulator), PCS(Primary Call Simulator)를 이용하여 충분한 시험을 거친 후 시스팀에 실장함으로써 시스팀 운용중에 발생할 수 있는 여러가지 문제들을 사전에 예방할 수 있으므로 개발 확인에 있어서 시간을 절약할 수 있는 등의 효과가 있다.
-
公开(公告)号：KR1019940007986B1
公开(公告)日：1994-08-31
申请号：KR1019910026091
申请日：1991-12-30
IPC: H04M11/06
Abstract: The ISDN basic access multiplexr T1 interface circuit includes a B-channel interface circuit for transmitting and receiving a B-channel for 18 basic accesses onto a PCM subhighway, a time/space switching circuit for controlling each T1 interface, a hybrid circuit for reproducing a clock and data, forming a frame and detecting an alarm, etc., a line interface circuit for converting a unipolar signal to a bipolar signal and converting the bipolar signal received from a subscriber line to the unipolar signal, a clock generating circuit for supplying PCM data to the hybrid circuit, a D/C channel interface circuit connected to the time/space switching circuit, a common memory, and a microprocessing unit, thereby raising the reliability of a primary basic access multiplex network.
Abstract translation: ISDN基本接入复用器T1接口电路包括用于发送和接收用于对PCM子高速公路进行18次基本访问的B信道的B信道接口电路，用于控制每个T1接口的时间/空间切换电路，用于再现 时钟和数据，形成框架并检测报警器等，用于将单极性信号转换为双极性信号并将从用户线路接收的双极性信号转换为单极性信号的线路接口电路，用于提供PCM 到混合电路的数据，连接到时间/空间切换电路的D / C通道接口电路，公共存储器和微处理单元，从而提高主基本接入复用网络的可靠性。
-
公开(公告)号：KR1019940007984B1
公开(公告)日：1994-08-31
申请号：KR1019910026088
申请日：1991-12-30
IPC: H04M11/06
Abstract: The circuit easily detects an abnormal states transmission line by a test program, and improves a fiedility of exchanger system. The circuit includes an overvoltage protector (211) which suppresses an overvoltage, an echo rejection circuit (IEC-T:212), an U-interface means (21), an ISDN exchange power controller (IEPC:22), an extension PCM matching control means (23:EPIC), an TSL matching means (28), a clock compensation means (32), an ISDN D channel exchange control means (24:IDEC), a memory map decoding means (25), a common memory (30), an LC bus matching means (31), a control bus (33), and a CPU (27).
Abstract translation: 该电路通过测试程序轻松检测异常状态传输线，提高交换机系统的可靠性。 电路包括抑制过电压的过压保护器（211），回波抑制电路（IEC-T：212），U接口装置（21），ISDN交换电源控制器（IEPC：22），扩展PCM匹配 控制装置（23：EPIC），TSL匹配装置（28），时钟补偿装置（32），ISDN D信道交换控制装置（24：IDEC），存储器映射解码装置（25） 30），LC总线匹配装置（31），控制总线（33）和CPU（27）。
-
公开(公告)号：KR1019940006742B1
公开(公告)日：1994-07-27
申请号：KR1019910026075
申请日：1991-12-30
IPC: H04Q1/20
Abstract: The test apparatus comprises a TD-bus for transmitting data necessary for switching, a waveform generator for transmitting and receiving an address signal decoded from the TD-bus, a waveform shaper for receiving an output signal of the waveform generator and transmitting a read control signal to the TD-bus, a waveform transformer for receiving a clock signal and generating a control signal, and a switching device for switching a B channel from a subscriber and transmitting data to be sent to a peripheral processor to the TD-bus, thereby effectively implementing a test.
Abstract translation: 测试装置包括用于发送切换所需的数据的TD总线，用于发送和接收从TD总线解码的地址信号的波形发生器，用于接收波形发生器的输出信号并发送读取控制信号的波形整形器 到TD总线，用于接收时钟信号并产生控制信号的波形变压器，以及用于从订户切换B信道的交换设备，并且发送要发送到外部处理器的数据到TD总线，从而有效地 实施测试
-
-
-
-
-
-
-
-
-
Search Results
272
records
(took 0.025 seconds)
