-
公开(公告)号：KR1019950014997B1
公开(公告)日：1995-12-21
申请号：KR1019930023241
申请日：1993-11-03
IPC: G06F13/00
Abstract: The line/network termination with PON structure comprises: a 155.52Mb/s transmitting unit for multiplexing 2.048Mb/s of channel data, a 25.92Mb/s transmitting unit for demultiplexing 25.92Mb/s data, a 2.048Mb/s signal connecting unit for storing the output of the 25.92Mb/s transmitting unit and outputting 2.048Mb/s serial data, and a 64Kb/s signal connecting unit for storing the output of the 25.92Mb/s transmitting unit and outputting 64kb/s serial data; and a network termination having an optical dividing unit for receiving the output of the 155.52Mb/s transmitting unit via an optical line and outputting it to a plurality of subscribers, an optical coupler unit for multiplexing the outputs of 3 subscribers, a 155.52Mb/s transmitting unit for inputting the output of the optical dividing unit and dividing it into a subscriber designating signal and 2.048Mb/s channel data, a subscriber designating signal interpreting unit for controlling a transmitting time of a subscriber, a 2.048Mb/s signal connecting unit for inputting and outputting the 2.048Mb/s data from the subscriber, and a 25.92mb/s transmitting unit for multiplexing the outputs of the 2.048Mb/s signal connecting unit and 64Kb/s signal connecting unit.
Abstract translation: 具有PON结构的线路/网络终端包括：用于多路复用2.048Mb / s信道数据的155.52Mb / s发送单元，用于解复用25.92Mb / s数据的25.92Mb / s发送单元，2.048Mb / s信号连接单元 用于存储25.92Mb / s发送单元的输出并输出2.048Mb / s串行数据，以及一个64Kb / s信号连接单元，用于存储25.92Mb / s发送单元的输出并输出64kb / s串行数据; 以及具有光分割单元的网络终端，用于经由光线路接收155.52Mb / s发送单元的输出并将其输出给多个用户;光耦合单元，用于复用3个用户的输出，155.52Mb / 用于输入光分割单元的输出并将其划分为用户指定信号和2.048Mb / s信道数据的用户指定信号解释单元，用于控制用户的发送时间的2.048Mb / s信号连接 用于从用户输入和输出2.048Mb / s数据的单元，以及用于复用2.048Mb / s信号连接单元和64Kb / s信号连接单元的输出的25.92mb / s发送单元。
-
公开(公告)号：KR1019950015088A
公开(公告)日：1995-06-16
申请号：KR1019930023241
申请日：1993-11-03
IPC: G06F13/00
Abstract: 본 발명은 PON(Passive Optical Network)구조를 갖는 선로종단장치/망종단장치(LT/NT) 및 읽기/쓰기 제어 방법에 관한 것으로, LT와 NT 사이에 PON구조를 가지므로서 하나의 광링크를 3가입자가 공유하며, 3가입자가 하나의 LT를 공유하고, 광분배기와 광커플러를 사용하며, 상향은 25.92Mb/s의 속도로 전송되며 하향은 155.52Mb/s의 속도로 전송되고, 프레임 동기를 사용하여 타임슬롯을 지정하는 특징을 가지며, LT와 NT사이에 수동 광소자를 사용함으로써 하나의 LT와 광섬유를 여러 가입자가 공유하여 고가의 광송신기와 광섬유의 사용량을 절감하여 시스템의 가격에 경제성 제고를 기대할 수 있다.
-
公开(公告)号：KR100281740B1
公开(公告)日：2001-02-15
申请号：KR1019980051039
申请日：1998-11-26
IPC: H04L12/43
Abstract: 본 발명은, 동기식 디지탈 전송장치의 분기/결합/링절체 시스템에 관한 것으로, 10Gb/s의 입력신호를 5Gb/s의 신호로 분기하는 4개의 역다중화기와, 각각 상기 역다중화기에서 분기된 5Gb/s의 운용대역신호와 5Gb/s의 보호대역신호를 입력받아, 각각 운영대역과 보호대역이 1/2씩 포함되는 2.5Gb/s의 4개의 신호로 분기하는 4개의 스위치와, 그 스위치의 2.5Gb/s의 제 1, 제 2입력신호와 하위망의 입력신호 2.5Gb/s신호를 입력받아 분기/결합/링 절체하는 8개의 분기/결합/링절체기와, 그 분기/결합/링절체기의 2.5Gb/s의 출력신호를 입력받아 각기 5Gb/s의 운용대역신호와 5Gb/s의 보호대역신호로 다중화 경로를 설정하는 다른 4개의 스위치와, 그 스위치의 출력신호를 운용대역과 보호대역신호들을 각기 10Gb/s로 다중화시켜 출력하는 4개의 다중화기로 구성되며, 입출력용량이 확장되는 경우 상기 스위치와 링 절체기를 증가된 용량만큼 확장하고 역다중화기와 다중화기는 각각의 역다중화와 다중화를 변경시켜 용량을 확장시킬 수 있도록 구성된다.
따라서, 본 발명에서는 역다중화기, 다중화기, 다단의 스위치와 분기/결합/링절체 제어기를 이용하여 신호의 용량이 증가하여도 단순히 장치의 수를 늘려서, 분기/결합/링절체를 제공할 수 있는 BLSR-4를 위한 분기/결합/링절체 제어기를 제공할 수있게 된다.-
公开(公告)号：KR1020000032608A
公开(公告)日：2000-06-15
申请号：KR1019980049113
申请日：1998-11-16
IPC: H04L12/00
CPC classification number: H04L12/437 , H04L41/0668
Abstract: PURPOSE: A controller of ring switch in a digital transmitting system is provided to freely set a path by performing the ring switch with one control command of ring switch transmitted from an outer processor for controlling the ring switch of the SDH(synchronous digital hierarchy) digital transmitting system. CONSTITUTION: If there is a difficulty in two east optical fibers(for transmission and receiving), a signal(ABCD)(an AB is a signal of a working band and a CD is a signal of a protection band) inputted to an optical fiber(620) performs a branch and a signal A is outputted to an optical fiber(670). A signal EBCD is formed by combining an inputting tributary signal E. The signal EBCD is outputted to east in a normal operation, however a ring switch is performed because the east line has a defect. The ring switch switches the signal EBCD to a signal CDEB(switches a working band and the protection band). The east input signal is branched, combined and passed in the normal operation, however an output is performed to west after forming a signal CFEB by branching a signal D to an output tributary signal and by combining an inputting tributary signal F in the CDEB using the CDEB as an outputting signal of the ring switch instead of the east input signal.
Abstract translation: 目的：提供一种数字发射系统中的环网交换机的控制器，通过执行环形交换机自由设置路径，该环路交换机具有从外部处理器发送的环形交换机的一个控制命令，用于控制SDH（同步数字层次）数字 传输系统。 构成：如果两条东光纤（发送和接收）有困难，输入到光纤的信号（ABCD）（AB是工作频带的信号，CD是保护频带的信号） （620）进行分支，信号A输出到光纤（670）。 信号EBCD通过组合输入支路信号E形成。信号EBCD在正常操作中向东输出，然而由于东线有缺陷而执行环形开关。 环形开关将信号EBCD切换到信号CDEB（切换工作频带和保护带）。 东输入信号在正常操作中被分支，组合和通过，然而，通过将信号D分支为输出支路信号，并且通过将输入支路信号F组合在CDEB中的输入支路信号F，在形成信号CFEB之后向西输出 CDEB作为环形开关的输出信号，而不是东输入信号。
-
公开(公告)号：KR1020000032118A
公开(公告)日：2000-06-05
申请号：KR1019980048481
申请日：1998-11-12
IPC: H04B10/00
CPC classification number: H04B10/2581
Abstract: PURPOSE: A signal matching apparatus for signal matching between high-speed signal process unit and sub-signal process unit is provided to improve the reliability of system by confirming data error position between multiples error and transmission line and reducing signal lines. CONSTITUTION: A time divider(302) receives a signal from a high-speed signal process unit(111) and divides the signal with time. A phase regulator(303) receives the divided signal from the time divider and regulates the phase of the divided signal according to a first clock from the high-speed signal process unit. A clock generator(311) generates a second and a third clock by multiplication and dividing the first clock. A plurality of signal processors multiplexes the signal phase controlled receiving from the phase regulator according to the third clock, insert a predetermined bit interleaved parity in the multiplexed signal, scramble the signal inserted the predetermined bit interleaved parity according to the second clock, insert a frame arrangement bit into the scrambled signal and then output the same to a subsequent signal process unit.
Abstract translation: 目的：提供高速信号处理单元和子信号处理单元之间的信号匹配信号匹配装置，通过确认多个误差和传输线之间的数据误差位置以及减少信号线来提高系统的可靠性。 构成：时分器（302）接收来自高速信号处理单元（111）的信号，并随时间分割信号。 相位调节器（303）从时分频器接收分频信号，并根据来自高速信号处理单元的第一时钟调节分频信号的相位。 时钟发生器（311）通过乘法和除第一时钟产生第二和第三时钟。 多个信号处理器根据第三时钟对来自相位调节器的信号相位受控接收进行多路复用，在多路复用信号中插入预定位交错奇偶校验，根据第二时钟对插入了预定位交织奇偶校验的信号进行加扰， 将比特排列到加扰信号中，然后将其输出到随后的信号处理单元。
-
Patent Agency Ranking
公开(公告)号：KR100224322B1
公开(公告)日：1999-10-15
申请号：KR1019960062138
申请日：1996-12-05
IPC: H04Q11/06
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
직병렬 변환기를 이용한 시간스위치.
2. 발명이 해결하려고 하는 기술적 과제
메모리 소자를 사용하지 않고, 병렬 변환기와 직렬 변환기를 직렬 및 병렬 연결함으로써, 타임 슬롯상의 채널 위치 바꿈을 가능하게 하고자 함.
3. 발명의 해결방법의 요지
본 발명은 8 비트 병렬 변환기를 i개 직렬 연결한 쓰기 레지스터와 읽기 레지스터, 그리고 8비트 직렬 변환기를 o개 직렬 연결한 출력 변환기를 구비한다. 이와 같이 본 발명에서는 DF/F과 게이트만을 사용한 랜덤로직 회로를 이용하여, 종래의 T-스위치의 메모리 기능을 구현하기 때문에, T-스위치 기능을 필요로 하는 ASIC 설계가 랜덤로직 회로만으로 구현 가능하게 되어, 경제적인 VLSI 소자 제작이 가능함.
4. 발명의 중요한 용도
스위칭 시스템에 이용됨.-
公开(公告)号：KR1019990042385A
公开(公告)日：1999-06-15
申请号：KR1019970063188
申请日：1997-11-26
IPC: H04L29/02
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 제어신호를 이용한 분기 및 결합 제어 장치에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 제어신호를 이용하여 단국형, 선형 및 2선식 양방향 선로 절체 링형의 망에 분기 및 결합 다중화 기능을 가지도록하는 분기 및 결합 제어 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
외부로부터 입력된 신호를 역다중화하는 역다중화수단; 제어신호를 출력하기 위한 제어수단; 입력된 신호들을 선택하여 출력하는 제 1 내지 제 3 스위칭 수단과 제 1 내지 제 4 선택수단; 및 입력된 신호를 다중화하는 다중화수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 제어신호를 이용하여 동기식 디지탈 전송 장치의 분기 및 결합을 제어하는 기술에 이용됨.-
公开(公告)号：KR100194806B1
公开(公告)日：1999-06-15
申请号：KR1019960054091
申请日：1996-11-14
IPC: H03K21/00
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
펄스 위치 보정기.
2. 발명이 해결하려고 하는 기술적 과제
디지털 로직을 사용하여, 두 소자간의 신호의 지연차이를 자동으로 보정하도록 하고자 함.
3. 발명의 해결방법의 요지
기준펄스가 발생하는 주기 만큼의 크기를 가지며, 기준펄스와 클럭을 이용하여 초기 값을 로딩하는 더하기 계수기와 빼기 계수기(11,12), 다른 소자로 부터 지연 값을 가지고 입력되는 입력펄스와 클럭을 논리 곱하는 논리 곱 소자(13), 논리 곱 소자의 출력이 논리 값 1 일 때만 빼기 계수기의 값을 읽어 저장하는 D-플립플롭(14), 및 더하기 계수기(11)의 값과 D-플립플롭(14)의 값을 비교하여 두 값이 같을 때만 펄스를 출력하는 비교기(15)를 구비함.
4. 발명의 중요한 용도
기준펄스를 사용하는 동기망에 이용됨.-
公开(公告)号：KR100152227B1
公开(公告)日：1998-11-02
申请号：KR1019950033702
申请日：1995-10-02
IPC: H04L7/04
Abstract: 본 발명은, 전부 디지털로직을 사용하여 구현이 가능하고, 별도의 아날로그소자나 발진기가 필요하지 않고, 수신단의 클럭을 이용하므로 별도의 클럭을 송신할 필요가 없는 신호 복구장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 신호속도 보다 2배 빠른 2배 클럭을 입력으로하여 4개의 위상 클럭을 만들어내는 4상 클럭 생성부(11), 입력신호를 재생한 후 4개의 재생신호로서 출력하는 입력신호재생부(12), 재생된 4개의 신호를 입력받아 배타적 논리합 처리한 신호를 출력하며, 재생된 신호의 최종 비교신호를 출력하는 신호 비교부(13), 최종 비교신호를 제어신호로하여 재생된 신호 중에서 하나를 선택하여 출력하는 출력신호 선택부(14), 및 위상 고정신호를 신호비교부(13)로 발송하는 위상고정부(15)를 구비하도록 하였다.-
公开(公告)号：KR100150757B1
公开(公告)日：1998-11-02
申请号：KR1019950052303
申请日：1995-12-20
IPC: H04L12/00
CPC classification number: H04N7/102
Abstract: 본 발명은 전송매체특성에 따른 선로구동 시스템에 관한 것으로, 전화선이나 동축케이블등의 선로를 통하여 전송하는 신호의 각각의 전송로 특성에 적합한 송신출력 및 주파수를 자동조정하여 해당 전송로에서 가질수 있는 최적의 전송성능을 유지하게 함으로써 전송거리를 주어진 환경에서 최대로 하여주고 동시에 과도한 출력으로 선로에서 전자파 방출이 커지는 것을 방지할 수 있는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.023 seconds)
