-
公开(公告)号：KR1019940003245A
公开(公告)日：1994-02-21
申请号：KR1019920011799
申请日：1992-07-02
IPC: H04L12/28
Abstract: 본 발명은 광대역 종합정보통신망(B-ISDN)의 구성요소인 ATM(Asynchronous Transfer Mode)망 노드, 망종단 장치 및 단말 접속 장치 등에 공통으로 사용될 수 있는 ATM프로토콜 중 ATM계층 기능 처리 장치에 관한 것으로서 특히, B-ISDN 사용자-망간의 인터페이스에서의 ATM 계층 기능 처리장치에 관한 것으로, 하나의 서비스 보드에 접속을 제공하는 기본되는 ATM 프로토콜의 ATM 계층 기능을 수행하는 처리 장치이므로 광대역 종합정보통신망을 구축하는데 있어 하나의 칩으로 구현시 가입자의 증가에 따른 확장이 용이하다. 그리고, 물리계층의 기능과 ATM 계층 기능처리 장치의 회로가 프로세서와 같이 하나의 보드로 구성되어 광대역 종합통신망의 장치들의 어느곳에나 탑재되도록 함으로써 통신 시스템 구현에도 용이성을 제공할 수 있다. 또한, 망 종단장치의 경우에는 ATM 계층 처리장치를 VLSI화하여 물리적인 링크당 ATM 계층기능처리장치의 기능의 프로토콜 칩을 배치하고 이것을 다시 ATM 다중화함으로써 구성이 가능하므로, 앞으로 도래할 광대역 망의 핵심 부품이다.
-
公开(公告)号：KR100261291B1
公开(公告)日：2000-07-01
申请号：KR1019970047038
申请日：1997-09-12
IPC: H04L12/00
Abstract: PURPOSE: A global address resolution method for IPOA(IP AND ARP OVER ATM) is provided to enable direct connection between any IP entities on an ATM network by providing a mechanism supporting global address resolution in the IPOA. CONSTITUTION: A global address resolution method for IPOA includes the following steps. A client registers their subnet information in each ARP server in the first step. If a certain client wants IP communication, he or she requests an ATM address by using IP of a destination client to be linked to the first ARP server in which himself or herself is registered in the second step. If the ATM address information of the destination client who is requested to be linked is not registered in the first ARP server and the first ARP server does not manage the subnet of the corresponding destination client, another ARP server constituting the first ARP server and network is requested to send the address information of the destination client in the third step. The corresponding address information is transmitted to the first ARP server from the second ARP server managing the subnet information of the destination client in the fourth step.
Abstract translation: 目的：提供IPOA（IP和ARP over ATM）的全球地址解析方法，以通过提供支持IPOA中全球地址解析的机制来实现ATM网络上任何IP实体之间的直接连接。 规定：IPOA的全球地址解析方法包括以下步骤。 第一步，客户端在每个ARP服务器中注册子网信息。 如果某个客户端需要IP通信，则他或她通过使用目的客户端的IP链接到第二个步骤中自己注册的第一个ARP服务器来请求ATM地址。 如果请求链接的目的地客户端的ATM地址信息未登记在第一ARP服务器中，而第一ARP服务器不管理相应目的客户端的子网，则构成第一ARP服务器和网络的另一ARP服务器为 请求在第三步发送目的客户端的地址信息。 在第四步骤中，从管理目的客户端的子网信息的第二ARP服务器将相应的地址信息发送到第一ARP服务器。
-
公开(公告)号：KR1019990025429A
公开(公告)日：1999-04-06
申请号：KR1019970047038
申请日：1997-09-12
IPC: H04L12/00
Abstract: 본 발명은 아이.피.오.에이(IPOA)를 위한 전역 주소 분석 방법에 관한 것으로서, ATM 망내의 다수의 ARP 서버들 상호간에 망을 구성하여 각 ARP 서버들이 관리하고 있는 클라이언트들의 주소를 공유하도록 하며, 각 ARP 서버에 클라이언트들이 자신의 서브넷 정보를 등록한 후, 임의의 한 클라이언트가 IP 통신을 원하는 경우 자신이 등록된 제 1 ARP 서버로 연결하고자 하는 목적지 클라이언트의 ATM 주소 정보를 요구하는 단계와, 상기 단계에서 연결이 요구된 목적지 클라이언트의 주소 정보가 상기 제 1 ARP 서버에 등록되어 있지 않은 경우 상기 제 1 ARP 서버와 망을 구성하고 있는 임의의 다른 ARP 서버로 목적지 클라이언트의 주소 정보를 요구하는 단계와, 상기 제 1 ARP 서버와 망을 구성하고 있는 임의의 다른 ARP 서버 중 상기 목적지 클라이언트의 서브넷을 관리 하고 있는 제 2 ARP 서버에서 상기 제 1 ARP 서버로 해당 주소 정보를 전송하여 그 제 1 ARP 서버가 임의의 한 클라이언트에게 목적지 클라이언트의 주소 정보를 전송하는 단계와, 상기 임의의 한 클라이언트가 목적지 클라이언트로 가상 채널을 설정하고 상호 데이터 통신을 수행하는 단계로 구성되어 라우터등의 부가적인 장치에 대한 비용 절감과 고속 통신망인 ATM 망에서 IP 장치간의 직접 통신을 지원함으로서 ATM 성능을 충분히 이용할 수 있다는 장점이 있다.
-
公开(公告)号：KR1019990011416A
公开(公告)日：1999-02-18
申请号：KR1019970034507
申请日：1997-07-23
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: 본 발명은 다수의 10Mbps 이더넷 포트와 하나의 ATM 포트로 구성되는 다중 포트 LAN-ATM 라우터에서 LAN 트래픽을 ATM 망을 경유하여 효과적으로 전달하기 위한 패킷 버퍼들의 관리 방법에 관한 것으로서, 유연하고 지속적인 통신 서비스 제공을 위해, 시스템 전체의 가용 대역폭을 소수의 포트가 모두 차지함으로써 다른 포트의 서비스에 지장을 초래하는 단순 버퍼 할당 문제를 해결하고, 라우터 또는 브리지에서 많은 비용을 소모하는 메모리를 효과적으로 사용하고자 적은 버퍼 용량을 동적으로 할당, 관리하여 실시간 인터넷 서비스를 제공할 수 있는 버퍼 구조를 제공함으로써, ATM과 같은 고속의 프로토콜에서도 적용될 수 있는 동적 버퍼 관리 방법을 제공하고, 아울러 한정된 패킷 버퍼의 용량을 가지고 동적으로 변하는 LAN 트래픽을 효율적으로 할당하여 네트워크 과부하시에 발생할 수 있는 패킷 손실을 최소화할 수 있는 효과가 있다.
-
-
Patent Agency Ranking
-
-
公开(公告)号：KR1019960002687B1
公开(公告)日：1996-02-24
申请号：KR1019930021318
申请日：1993-10-14
IPC: H04L12/28
Abstract: a transmitting unit for receiving a system clock and a reset signal to provide four-divided clock of the system clock to a receiving part, for inputting a self cell starting signal and a 8-bit unit of self cell input data to be synchronous to a self cell clock, for receiving an alternate cell starting signal and 32-bit unit of alternate cell input data, for checking whether the input data is transmitted to any of first and second rings and transmitting a transmitting data starting signal and the 32 bit unit of transmitting data and transmitting data writing signal to the checked ring; and a receiving unit for receiving the system clock, the reset signal and the four-divided clock from the transmitting unit, for providing an alternate cell write signal, an alternate cell starting signal synchronous to the four-divided clock and 32-bit unit of alternate cell input data to the transmitting unit, for reading the received data synchronous to the four-divided clock to check the destination place of the read data, and if the destination place is the same as a module acknowledge number, for extracting 8-bit unit of extracting data, but if different, for transmitting the 32-bit unit of alternate cell input data to the transmitting unit
Abstract translation: 发送单元，用于接收系统时钟和复位信号，以将系统时钟的四分频时钟提供给接收部分，用于输入自细胞起始信号和8位单元的自身单元输入数据以与 用于接收替代小区启动信号和32位单元的备用小区输入数据，用于检查输入数据是否被发送到第一和第二环中的任何一个，并且发送发送数据起始信号和32位单位 发送数据并将数据写入信号发送到检查环; 以及接收单元，用于从发送单元接收系统时钟，复位信号和四分频时钟，用于提供替代单元写信号，与四分时钟和32位单位同步的替代单元起始信号 替代单元输入数据发送到发送单元，用于读取与四分频时钟同步的接收数据，以检查读取数据的目的地，并且如果目的地地点与模块确认号码相同，则提取8位 提取数据的单位，但是如果不同，则用于将32位单元的替代单元输入数据发送到发送单元
-
公开(公告)号：KR1019960001058B1
公开(公告)日：1996-01-17
申请号：KR1019930019083
申请日：1993-09-20
IPC: H04L12/00
Abstract: a pre-input/output buffer operated by the 9 bit for a connection between an ATM cell assembly and a module, the ATM cell assembly being used for performing an operation process of the bit unit; an ATM cell read signal generator for outputting a signal for reading an ATM cell to the pre-input/output buffer under provision with an output value from the counter; a unit converter for outputting a 32-bit data write signal, a unit conversion output signal, and a 32-bit output signal through inputs of the programmable almost empty signal from the pre-input/output buffer and the ATM cell read signal from the ATM cell read signal generator; first to fourth D flip-flops for outputting output data by 8 bit through inputs of the unit conversion output signal and the reset signal; a fifth D flip-flop for outputting data of 32 bit through inputs of the output data of 32 bit and the reset signal from outside; and a sixth flip-flop for outputting a start signal of 32 bit under input of an ATM cell output start signal from the pre-input/output buffer.
Abstract translation: 用于ATM信元组件和模块之间的连接的由9位操作的预输入/输出缓冲器，ATM信元组件用于执行位单元的操作处理; 一个ATM信元读取信号发生器，用于从计数器输出一个输出值，将一个用于读取ATM信元的信号输出到预输入/输出缓冲器; 一个单元转换器，用于通过来自预输入/输出缓冲器的可编程几乎空白的信号的输入和来自该输入/输出缓冲器的ATM信元读出信号输出32位数据写入信号，单位转换输出信号和32位输出信号 ATM信元读信号发生器; 第一至第四D触发器，用于通过单位转换输出信号和复位信号的输入将输出数据输出8位; 第五D触发器，用于通过32位输出数据的输入和来自外部的复位信号输出32位数据; 以及第六触发器，用于在来自预输入/输出缓冲器的ATM单元输出开始信号的输入下输出32位的起始信号。
-
公开(公告)号：KR1019950013113A
公开(公告)日：1995-05-17
申请号：KR1019930021448
申请日：1993-10-15
IPC: H04L12/52
Abstract: 본 발명은 국제 표준 기구인 CCITT에서 권고한 광대역 종합정보통신망의 사망자-망 인터페이스 규격에 준하는 동일 기능모듈들을 두개의 링에 의해 연결하는 송수신장치에 관한 것으로서, 입력된 자기셀과 우회셀을 각가 독립적으로 처리하는 데이타 처리시간 및 FIFO내의 대기시간을 최소한으로 줄이고 특히, 자기기셀 보다 우회셀의 송신을 우선적으로 처리하여 링상의 셀 전달 지연을 최소로 유지시키는 송신장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 자기셀입력데이타를 수신처리하는 자기셀 송신부(1-1)와, 우회셀입력데이타를 우회셀 송신부(1-2)와, 신호 중재부(1-3)를 구비한다.
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.022 seconds)
