-
公开(公告)号：KR1019980043236A
公开(公告)日：1998-09-05
申请号：KR1019960061029
申请日：1996-12-02
IPC: H01L21/20
Abstract: 본 발명은 반도체 기판 상에 선택된 단결정 박막 성장시, 측면의 산화막 또는 절연막과 선택적으로 성장되는 반도체 박막과의 계면에 존재하는 결정 결함(crystal defect) 및 사면(facet)이 없는 선택적 단결정 박막 성장(selective epitaxial growth)방법에 관한 것이다. 본 발명에 따른 선택적 단결정 박막 성장방법은, 반도체 기판(11) 상에 제1절연막(12)과 제2절연막을 도포하고, 선택적으로 단결정을 성장하기 위한 개구를 형성하기 위해 상기한 제2절연막과 제1절연막(12)을 순차적으로 식각하는 단계와, 노출된 반도체 기판(11)에 단결정 박막(14)을 선택적으로 성장한 후, 제2절연막에 의해 노출된 상기한 단결정 박막(14)을 열처리하여 열산화막을 형성하고, 제2절연막을 제거하는 단계와, 상기한 제1절연막(12)과 열산화막을 식각 마스크로 하여 노출된 단결정 박막(14)을 비등방성 식각하는 단계와, 상기 단계에서 식각되어 노출된 상기한 단결정 박막(14)의 측벽과 반도체 기판(11)에 열산화막(17)을 성장한 후, 제3절연막(18)을 전체면에 도포하고, 상기한 제1절연막(12) 상의 제3절연막(18)과 단결정 박막(14) 상의 열산화막(16) 및 제3절연막(18)을 에치백 또는 연마하여 제거하는 단계를 포함한다.
-
公开(公告)号：KR1019980037024A
公开(公告)日：1998-08-05
申请号：KR1019960055706
申请日：1996-11-20
Applicant: 한국전자통신연구원 , 주식회사 에이스테크놀로지
IPC: H01L21/8222
Abstract: 본 발명은 컬렉터가 얇은 바이폴라 트랜지스터와 두꺼운 바이폴라 트랜지스터를 동일한 기판상에 구현하기 위한 바이폴라 트랜지스터의 컬렉터 제조 방법에 관한 것이다. 바이폴라 트랜지스터의 동작속도, 전류구동능력 및 항복전압(Breakdown voltage)은 컬렉터의 농도 및 두께와 밀접한 관계가 있다. 컬렉터의 불순물 농도가 동일한 경우, 컬렉터가 얇으면 속도 특성이 향상되는 반면 항복전압은 낮아지고 반대로 두꺼우면 속도특성은 나빠지지만 항복 전압은 증가하는 상관 관계가 있다. 기존의 방법으로는 컬렉터가 얇은 고속 트랜지스터와 컬렉터가 두꺼운 고출력 트랜지스터를 동일 기판상에 제작하는데 어려움이 있었다. 본 발명은 컬렉터 박막이 성장될 부분에 트랜치를 형성하고 측벽절연막을 형성한 다음 컬렉터 박막을 선택적으로 성장시키는 방법을 사용함으로써 종래의 방법과 병행하여 컬렉터의 두께가 서로 다른 트랜지스터를 동일 웨이퍼 상에 구현할 수 있도록 하였다. 본 발명의 효과로 고속 트랜지스터와 고출력 트랜지스터를 동일 췹에 구현할 수 있으므로 고출력이 요구되는 고속 IC(Integrated Circuit)나 고출력 전력증폭기와 고속 IC가 집적화된 RF 모듈등의 제작이 용이해져 제품의 가격 경쟁력이 향상될 것이다.
-
公开(公告)号：KR100144831B1
公开(公告)日：1998-07-01
申请号：KR1019940023648
申请日：1994-09-16
IPC: H01L29/72
Abstract: 본 발명은 컴퓨터나 통신기기 등의 고속 정보처리 시스템에 유용한 고속 쌍극자 트랜지스터의 제조방법에 관한 것으로서, 특히 선택적 결정성장법을 이용한 초자기 정렬(super self-aligned) 쌍극자(bipolar) 트랜지스터의 제조방법에 관한 것이다.
본 발명은 다층의 산화막 위에 고농도로 불순물이 첨가된 다결정실리콘을 형성하고, 이 다결정실리콘을 이용하여 활성영역을 정의하고, 정의된 영역에 선택적 결정성장법으로 컬렉터와 베이스를 순차적으로 성장하고, 측면 절연막을 이용하여 베이스와 에미터를 격리시킨 후, 에미터를 형성하는 방법으로 구성된다.-
公开(公告)号：KR100128038B1
公开(公告)日：1998-04-02
申请号：KR1019930026311
申请日：1993-12-03
IPC: H01L27/082
Abstract: A fabrication method of hetero-junction bipolar transistor suitable for high speed information processing system is disclosed. The method comprises the steps of: forming a base thin film(45) and a base electrode layer(46) on a silicon substrate(41) having an isolating insulator(43) and a collector thin films(41,42); depositing an insulator(47) and sequentially etching the thin films(47,46,45); forming a side-wall spacer(48) for isolating the base electrode layer(46); forming an emitter thin film(49) by etching the insulator(47); depositing a passivation layer(50); and forming a metal wire(51). Using a metal silicide as the base electrode and using Si/SiGe thin films as the emitter, the Si/SiGe hetero-junction bipolar transistor is possible to simplify the process and decrease the base parasitic resistance.
Abstract translation: 公开了适用于高速信息处理系统的异质结双极晶体管的制造方法。 该方法包括以下步骤：在具有隔离绝缘体（43）和集电极薄膜（41,42）的硅衬底（41）上形成基底薄膜（45）和基底电极层（46）。 沉积绝缘体（47）并依次蚀刻薄膜（47,46,45）; 形成用于隔离所述基极层（46）的侧壁间隔物（48）。 通过蚀刻绝缘体（47）形成发射极薄膜（49）; 沉积钝化层（50）; 并形成金属线（51）。 使用金属硅化物作为基极并使用Si / SiGe薄膜作为发射极，Si / SiGe异质结双极晶体管可以简化工艺并降低基极寄生电阻。
-
-
Patent Agency Ranking
-
公开(公告)号：KR1019960026469A
公开(公告)日：1996-07-22
申请号：KR1019940035490
申请日：1994-12-21
IPC: H01L21/336
Abstract: 본 발명은 기존의 포토장비에 의하여 정의되는 감광막의 길이보다 게이트의 길이를 약 0.5㎛ 줄이는 방법에 관한 것으로,실리콘 기판(5)위에 제1전도성박막(8) 및 절연막(9)을 연속적으로 도포한 후 게이트 마스크를 사용하여 게이트가 형성될부분을 감광막에 의하여 정의하고, 절연막(9)을 식각하고 측벽절연막(8)위에 선택적으로 제2전도성박막(11)을 성장함과 동시에 노출된 절연막들(9,10)을 선택적으로 식각하고 LDD를 형성한 후 제1전도성박막(8)을 식각하여 게이트를 형성한다.
-
公开(公告)号：KR1019960026417A
公开(公告)日：1996-07-22
申请号：KR1019940033483
申请日：1994-12-09
IPC: H01L21/328
Abstract: 본 발명은 고속정보처리 및 저전력을 요하는 컴퓨터용 디지탈집적회로와 고주파 대역의 통신기기 및 정보처리시스템 유용한 초자기정렬 수직구조 바이폴라 트랜지스터를 제조하는 방법에 관한 것이다.
본 발명은 간단한 사진식각공정(photolithograph)을 이용하여 활성영역을 격리함으로써 집적도 저하 및 소자성능 열화의요인인 트렌치격리(trench isolation) 공정을 배제하였으며, 에미터, 베이스 및 컬렉터 영역을 수직구조로 초자기정렬함으로써, 상하향동작모드가 가능하다.
또한, 사진식각에 의해 패터닝된 다수의 박막들을 이용하여 기판과 배선전극간의 절연막 두께를 임의로 조절할 수 있다.
그 결과, 집적도를 개선하고, 기생용량을 현저하게 줄일 수 있으며, 제작공정을 크게 단순화시켜 공정의 재현성과 생산성을 증가시킬 수 있다.-
公开(公告)号：KR1019950021715A
公开(公告)日：1995-07-26
申请号：KR1019930026311
申请日：1993-12-03
IPC: H01L27/082
Abstract: 본 발명은 고속 정보 처리 시스템에 사용 가능한 이종접합 쌍극자 트랜지스터의 제조방법에 관한 것으로서, 종래에 다결정규소박막을 베이스 전극으로 사용하는 이종접합 소자는 베이스의 기생저항이 소자활성 영역내의 베이스저항보다 훨씬 커서 소자의 속도성능 향상에 한계가 있다는 문제점을 해결하기 위하여, 본 발명에서는 컬렉터용 규소결정박막(41,42)을 형성한 후, 국부적으로 절연막(43)을 형성하고, 컬렉터를 금속접촉시키기 위한 연결부분(44)을 형성한 다음, 베이스 박막(45), 베이스 전극용 박막(46)을 형성하는 공정(a)과, 상기 베이스 전극용 박막(46)을 식각하고 절연막(47)을 도포한 다음 박막(45,46,47)을 식각하는 공정(b)과, 베이스 전극부분을 격리시키기 위해서 측면절연막(48)을 도포하고 식각하는 공정(c)과, 상기 절연막(47)을 식각하여 에미 영역을 정의하고, 에미터 박막(49)을 형성하는 공정(d)과, 이 공정(d)에 소자를 보호하는 절연막(50)을 도포하고 금속접촉영역을 정의하기 위해 상기 절연막(47)과 (50)을 식각하는 공정(e)을 제공함으로써, 금속성 박막을 베이스 전극으로 사용하며 소자의 공정을 간단화함으로써 초고집적화가 가능하여 고속컴퓨터, 통신기기등의 정보처리 시스템에서 유용하게 이용될 수 있다.
-
公开(公告)号：KR1019950021231A
公开(公告)日：1995-07-26
申请号：KR1019930028270
申请日：1993-12-17
IPC: H01L21/331
Abstract: 본 발명은 인듐을 이용한 쌍극자 트랜지스터의 제조방법에 관한 것으로서 종래에 전류이득과 고주파 특성이 열악한 문제점을 해결하기 위하여, 본 발명에서는 에피웨이피 상부에 에미터(5)메사, 상대적으로 얇은 베이스(4)메사를 형성하여(A,B), 그 위에 절연막(7)을 형성하고(C), 접촉금속인 에미터전극(8)과 컬렉터전극(9)을 형성하며(D), 인듐(10)과 확산장벽금속(11)을 차례로 증착시키고 열처리를 하여 상기 얇은 베이스(4)에 고농도의 외부 베이스 접합영역(12)을 형성하는(E) 공정들을 제공함으로써 원하는 트랜지스터의 성능을 얻을 수 있고, 트랜지스터의 에미터와 베이스 두께에 따라 인듐두께와 열처리 온도를 최적화할 수 있어 외부 베이스저항을 최소화시킬 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
126
records
(took 0.021 seconds)
