公开(公告)号：KR1019960027831A

公开(公告)日：1996-07-22

申请号：KR1019940036980

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 장재득 ,  이규욱 ,  김진태 ,  강철신

IPC: H04L12/801 ,  H04L12/825 ,  H04L12/70

Abstract: 본 발명은 종합정보통신망(ISDN) 교환기용 프레임 릴레이 교환장치에 관한 것으로, 데이터 정보를 전송하는 채널과 제어정보를 전송하는 채널이 분리된 대역외 방식을 이용하여 프레임 릴레이 서비스를 제공할 수 있는 프레임 릴레이 교환장치를 제공하기 위하여, 가입자의 프레임 처리기간 물리적인 경로의 연결, 해제 및 호처리 과정중 상위레벨 기능을 수행하는 프레임 릴레이 교환 제어 수단(21); 링크계층의 제어기능을 수행하는 프레임 처리 제어 수단(23); 링크계층의 물리적인 접속 및 가입자의 프레임을 교환하는 프레임 처리 수단(25); 상기 프레임 릴레이 교환 제어 수단(21)과 프레임 처리 제어 수단(23)이 타 교환 제어장치들과 통신할 수 있도록하는 프로세서간 통신망(22); 및 상기 프레임 처리 수단(25)과 프레임 처리 제어 수단(23) 사이에 통신로를 제공하는 공통 버스 장치(24)를 구비하여 고속의 패킷통신 및 전송 대역폭의 효율적인 이용과 방대한 트래픽을 처리할 수 있도록 하여 광대역 종합정보통신망(ISDN)으로의 전화과정중 중간단계로 사용될 수 있는 효과가 있다.

公开(公告)号：KR100097478B1

公开(公告)日：1996-03-27

申请号：KR1019930012776

申请日：1993-07-07

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 소운섭 ,  이규욱 ,  김진태

IPC: G06F15/16

公开(公告)号：KR1019950013115B1

公开(公告)日：1995-10-25

申请号：KR1019930012776

申请日：1993-07-07

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 소운섭 ,  이규욱 ,  김진태

IPC: G06F15/16

Abstract: a central processing unit for controlling overall functions of the processor; an interrupt controlling unit for processing a various kinds of interrupts generated from the processor under connection with the central processing unit; a DPRAM for exchanging addresses with data of the processor, the DPRAM being connected to the central processing unit; an obstacle watching unit for informing an alarm of an alarm state generated from the processor by being connected between the central processing unit and the interrupt controlling unit; a peripheral controlling unit for transmitting and receiving data to/from a signal terminal network by being connected between the central processing unit, the DPRAM, and the interrupt controlling unit; a processor system bus interfacing unit for interfacing with the main processor under connection between the central processing unit and the DPRAM; and an address decoding unit for selecting registers and devices of the DPRAM, the peripheral controlling unit, and the processor system bus interfacing unit by decoding the address of 24 bits.

Abstract translation: 中央处理单元，用于控制处理器的整体功能; 中断控制单元，用于处理与中央处理单元连接的从处理器产生的各种中断; 用于与处理器的数据交换地址的DPRAM，DPRAM连接到中央处理单元; 障碍物观察单元，用于通过连接在中央处理单元和中断控制单元之间来通知从处理器产生的警报状态的警报; 外围控制单元，用于通过连接在中央处理单元，DPRAM和中断控制单元之间来从信号终端网络发送和接收数据; 处理器系统总线接口单元，用于在中央处理单元和DPRAM之间的连接处与主处理器接口; 以及地址解码单元，用于通过对24位的地址进行解码来选择DPRAM的寄存器和设备，外围控制单元和处理器系统总线接口单元。

公开(公告)号：KR1019940017551A

公开(公告)日：1994-07-26

申请号：KR1019920026142

申请日：1992-12-29

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 소운섭 ,  이규욱 ,  김진태

IPC: H04M3/00

Abstract: 본 발명은 전자교환기의 공통선 신호장치에 있어서, 신호단말로 부터 입력된 신호메시지를 해당 사용자부로 루팅하거나, 사용자로 부터 입력된 신호 메시지를 해당 신호단말로 루팅하는 메시지 처리 기능을 갖는 프로세서 처리장치로서 OS 및 응용 프로그램이 탑재되어 핵심 기능을 수행하는 주 프로세서, 제어망과의 메시지 송수신을 전담하는 제어망 정합 통신 프로세서, 신호단말망과의 메시지 송수신을 전담하는 신호단말망 정합 통신 프로세서, 이들 상호간의 통신을 위한 프로세서 시스템버스로 구성된 것을 특징으로 한다.