-
31.发明授权
公开(公告)号：KR100633743B1
公开(公告)日：2006-10-13
申请号：KR1020050036018
申请日：2005-04-29
Applicant: 한국전자통신연구원
Abstract: 본 발명은 직교 주파수 분할 다중화(OFDM) 시스템에 있어서, 기존 OFDM 시스템에 이용되었던 위상 및 시간 오차 추적 방식의 성능 및 추적 속도를 향상시키기 위한 잔여 주파수 오차, 위상 오차, 시간 오차 및 크기 변화 추적 장치 및 그 방법에 관한 것이다. 본 발명에 따른 주파수 오차, 위상 오차, 시간 오차 및 크기 변화 추적 장치는, 추적 반송파 오차 추적치를 초기 반송파 주파수 오차 추정치와 더하여 시간 영역에서 보상하는 주파수 오차 보상부; 수신 파일럿 신호의 전력 계산량에 대응하는 출력값을 고속 퓨리에 변환(FFT)된 입력 신호에 곱해서 신호의 크기를 조절하는 크기 추적 보상부; 수신 파일럿 신호의 주파수 채널 응답의 공액복소수를 수신 파일럿 신호에 곱하여 채널이 보상된 신호를 출력하는 채널 보상부; 채널이 보상된 파일럿을 가지고 반송파 주파수 오차 파라미터를 추정하며, 추적 반송파 주파수 오차 추적치를 제공하는 반송파 주파수 오차 추정부; 채널이 보상된 파일럿을 가지고 시간 오차 파라미터를 추정하는 시간 오차 추정부; 및 채널이 보상된 파일럿을 가지고 반송파 위상 오차 파라미터를 추정하는 반송파 위상 오차 추정부를 포함한다.
동기, OFDM, 주파수 오차, 위상 오차, 시간 오차, 크기 추적-
公开(公告)号：KR1020060106910A
公开(公告)日：2006-10-12
申请号：KR1020060077981
申请日：2006-08-18
Applicant: 한국전자통신연구원
CPC classification number: H04W28/065 , H04L1/0041 , H04L1/0045 , H04L1/0059 , H04L1/0071 , H04L1/0618 , H04L5/003 , H04L5/0044 , H04L5/0048 , H04L27/2602 , H04L27/2613 , H04W84/12
Abstract: 본 발명은 다중 대역 또는 다중 안테나 전송 모드에서 높은 데이터 전송률과 호환성을 제공하는 송수신 장치 및 그 방법에 관한 것이다.
본 발명에 따른 데이터 송신 방법은, 소스부에서 생성된 데이터를 적어도 하나의 대역에 분배하는 단계; 상기 대역마다 분배된 데이터에 대해 오류 정정을 위한 부호화를 수행하는 단계; 상기 부호화된 데이터를 적어도 하나의 안테나에 분배하는 단계; 상기 안테나마다 분배된 데이터에 대해 부반송파를 할당하고 역푸리에 변환을 수행하는 단계; 상기 부반송파에 대응하는 쇼트 프리앰블 제 1 롱 프리앰블을 생성하는 단계; 데이터의 전송모드에 기초하여 시그널 심벌을 생성하는 단계; 및 상기 전송 모드가 MIMO-OFDM 전송 모드인 경우, 상기 시그널 심벌과 데이터 필드 사이에 사용하지 않는 부반송파의 채널 추정을 위한 제 2 롱 프리앰블을 부가하여 프레임을 생성하는 단계를 포함한다.
본 발명의 구성에 따르면, 상기 제 2 롱 프리앰블을 이용하여 제 1 롱 프리앰블에서 사용하지 않는 부반송파의 채널 추정을 수행하고, 상기 시그널 심벌이 포함하는 전송 모드 정보에 기초하여 수신기가 적응적으로 데이터를 수신할 수 있다.
MIMO, OFDM, SDM, STBC, 프레임, 시그널 심볼, 프리앰블-
公开(公告)号：KR1020060073426A
公开(公告)日：2006-06-28
申请号：KR1020050074979
申请日：2005-08-16
Applicant: 한국전자통신연구원
CPC classification number: G06F17/142 , H04L27/2628 , H04L27/265
Abstract: 본 발명은 직교 주파수 분할 다중화 시스템에서의 고속 푸리에 변환 프로세서 및 그 변환 방법에 관한 것이다.
본 발명의 고속 푸리에 변환 프로세서는 특정된 데이터를 수신하여 제1 버터플라이 연산을 수행한 후 제1 버터플라이 연산된 데이터를 기초하여 제1 연산을 수행하고 제2 버터플라이 연산을 수행한다. 제2 버터플라이 연산된 데이터를 기초로 고정 입력 값에 이용한 제2 연산을 수행하고 나서 제3 버터플라이 연산을 수행한다. 그후, 제3 버터플라이 연산된 데이터를 기초로 가변 입력 곱셈에 기초한 제3 연산을 수행하고나서 제1 버터플라이 연산을 다시 반복 수행한다.
본 발명에 따르면, Radix- 알고리즘을 이용하는 고속 푸리에 변환 프로세서는 하드웨어 비용 및 전력 소모를 줄이며, 특히 트위들 팩터 생성에 관한 하드웨어의 면적을 효율적으로 감소시킬 수 있는 효과가 있다. 또한, Radix- 알고리즘에 사용에 따른 연산 속도의 증가로 인하여 MIMO Detecor 및 등화기의 신호 처리 시간이 발생되어 모뎀의 성능을 향상시키는 효과가 있다.
고속 푸리에 변환, FFT, 버터플라이 연산, OFDM, RADIX, DIF-
公开(公告)号：KR1020060066581A
公开(公告)日：2006-06-16
申请号：KR1020050030699
申请日：2005-04-13
Applicant: 한국전자통신연구원
IPC: H04L12/46
Abstract: 본 발명은 직교 주파수 분할 다중 방식(OFDM)을 이용하는 무선 랜 시스템에서의 수신 장치에 관한 것이다.
본 발명의 무선랜 시스템에서의 수신 장치는 복수의 채널의 증폭 신호를 기초로 채널 각각의 디지털 증폭부의 이득을 조절하는 이득 조절부; 복수 채널의 신호를 믹싱(Mixing)하는 채널 믹서부; 채널 믹서부로부터 전달받은 신호를 일정한 대역으로 필터링하는 필터부; 필터부로부터 필터링된 반복적인 훈련 신호열을 기초로 캐리어 주파수 옵셋을 추정하는 캐리어 주파수 옵셋 추정부; 필터부로부터 전달받은 신호에서 훈련신호열의 끝을 검출하는 상호 상관 연산부; 상호 상관 연산부로부터 전달받은 신호의 훈련 신호열의 프레임동기를 맞추는 동기화부; 및 캐리어 주파수 옵셋 추정부 및 동기화부에서 출력되는 신호를 기초로 복수 채널의 신호를 보상하는 캐리어 주파수 옵셋 보상부를 포함한다.
이러한 본 발명에 따르면, MIMO(Multiple Input Multiple Output)를 지원하는 차세대 무선랜 시스템의 수신단 프런트 엔드(Frontend)는 수신 신호의 보상 및 동기화가 효과적으로 이루어지게 하며, 전송 효율을 높이는 효과가 있다.
차세대 무선랜, 프런트 앤드, 무선랜 수신 장치, MIMOAbstract translation: 本发明涉及使用正交频分复用（OFDM）系统的无线LAN系统中的接收装置。
-
公开(公告)号：KR100519917B1
公开(公告)日：2005-10-10
申请号：KR1020030085489
申请日：2003-11-28
Applicant: 한국전자통신연구원
IPC: H04L27/18
CPC classification number: H04L7/041
Abstract: 본 발명은 무선통신 시스템을 위한 심볼 타이밍 검출 장치에 대한 것이다.
본 발명에 의하면, 자동이득제어 기능이 완료되기 전에 아날로그 디지털 변환기 출력의 샘플을 활용하여 샘플들의 자기상관값을 사용하여 심볼 타이밍을 검출하고, 평균 윈도우 크기와 지연값을 지원하는 구조를 제공하여 구조의 복잡도를 최적화하고, 신호의 신뢰성 높은 복조를 가능하게 한다.-
Patent Agency Ranking
公开(公告)号：KR100517237B1
公开(公告)日：2005-09-27
申请号：KR1020020077998
申请日：2002-12-09
Applicant: 한국전자통신연구원
IPC: H04L1/20
CPC classification number: H04L1/20 , H04L25/0216 , H04L27/2608
Abstract: 본 발명은 직교 주파수 분할 다중화 무선 통신 시스템에서의 채널품질 추정과 링크적응 방법 및 그 장치에 관한 것이다.
본 발명에서는, 직교 주파수 분할 다중화 무선 통신 시스템에서의 채널 품질 추정 및 링크 적응 방법에 있어서, 채널 이득과 잡음 전력을 추정한 후, 추정된 채널 이득과 잡음 전력을 동시에 고려하여 신호 대 잡음비를 측정하는 단계, 외부로부터 수신된 프리엠블(preamble) 신호와 인지된 프리앰블 신호와의 상관값을 계산하여 지연 확산을 추정하는 단계, 측정된 신호 대 잡음비와 추정된 지연 확산을 동시에 고려하여 채널의 품질 상태를 측정하는 단계 및, 측정된 채널의 품질 상태에 따라, 송신 전력과 데이터 변조 방식 및 전송 속도를 포함하는 파라미터를 선택하여 링크 적응을 수행하는 단계를 포함하는 것을 특징으로 한다. 이때, 링크 적응을 수행하는 단계에서는 신호 대 잡음비와 지연확산 이외에 전송되는 신호가 성공적으로 전달되었는가를 확인하는 프로토콜을 동시에 이용하는 방법을 사용한다.
이를 통하여, 데이터 전송 효율(throughput)을 향상시키며, 모바일 단말기인 경우, 효율적인 송신전력 운영을 통하여 사용 시간을 증가시킬 수 있다Abstract translation: 用于OFDM无线通信系统的信道质量估计和链路自适应的方法包括：（a）估计信道增益和噪声功率，并且考虑估计的信道增益和噪声功率来测量SNR; （b）计算外部接收的前导信号与已知的前导信号之间的相关值，并估计延迟扩展; （c）考虑到所测量的SNR和估计的延迟扩展量，测量信道的质量状态; 以及（d）根据所测量的信道质量状态来确定包括发射功率，数据调制模式和数据速率的参数，以及使用用于确认正常信号传输的协议以及使用SNR和 延迟传播
-
公开(公告)号：KR1020050067329A
公开(公告)日：2005-07-01
申请号：KR1020030098210
申请日：2003-12-27
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: 본 발명은 근거리 무선 패킷 통신 시스템을 위한 신호 포착 장치 및 그 방법에 관한 것이다. 이 신호 포착 장치의 자기 상관값 산출기는 수신 신호의 자기 상관값을 산출하여 출력한다. 에너지값 산출기는 수신 신호의 에너지값을 산출하여 출력한다. 비율 계산기는 자기 상관값과 에너지값의 비율을 계산하여 출력한다. 이 때, 비율은 특정 개수의 심볼 구간에 대해 각각 산출된 비율의 평균값으로 설정할 수 있다. 비교기는 비율 계산부에 의해 계산된 비율이 특정 임계값보다 큰 경우 수신 신호의 패킷 포착을 알리는 신호를 출력한다. 본 발명에 따르면, CCK 방식의 무선 LAN 시스템의 수신기에서 원하는 패킷 신호가 수신되는 때를 정확하게 포착할 수 있다. 또한, 패킷 신호 포착시 잡음 등의 영향에 의한 오경보 확률을 줄일 수 있으며, 계산량이 적어지고 구현의 복잡도가 간소화될 수 있다.
-
公开(公告)号：KR1020050067326A
公开(公告)日：2005-07-01
申请号：KR1020030098207
申请日：2003-12-27
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: 본 발명은 근거리 무선 패킷 통신 시스템을 위한 주파수 오프셋 추정 장치 및 그 방법에 관한 것이다. 이 주파수 오프셋 추정 장치 및 방법은 CCK 방식의 무선 LAN 시스템을 위한 주파수 오프셋 추정시, 먼저 다중경로로 수신되는 신호로부터 해당 경로별로 복수 개의 심볼을 추출하고, 추출된 인접 심볼간에 추정된 위상차에 따라 추정되는 주파수 오프셋으로 수신 신호에 대해 대략적인(coarse) 보상을 수행한다. 그 후, 대략적으로 주파수 오프셋이 보상된 신호로부터 해당 경로별로 복수 개의 심볼을 추출하고, 위상차 심볼 추정 간격 개수만큼의 인접 심볼간에 추정된 위상차에 따라 추정되는 주파수 오프셋으로 상기 대략적으로 주파수 오프셋이 보상된 신호에 대해 미세한(fine) 보상을 수행한다. 본 발명에 따르면, CCK 방식의 무선 LAN 시스템의 수신기에서의 정확한 신호 복조 과정에서 성능을 유지할 수 있고, 구현의 복잡도를 간소화시킬 수 있다.
-
公开(公告)号：KR1020050034116A
公开(公告)日：2005-04-14
申请号：KR1020030069939
申请日：2003-10-08
Applicant: 한국전자통신연구원
IPC: H04L27/26
Abstract: 본 발명은 직교 주파수 분할 다중(OFDM) 방식에 따른 무선 랜 시스템에서의 채널 동기화 및 주파수 오프셋(offset) 보상 장치와 그 방법에 관한 것이다.
본 발명에서는, 무선 랜 시스템의 송신단으로부터 수신하는 짧은 훈련 신호열(sequence)의 길이를 이용하여 코얼스(coarse) 주파수 오프셋을 추정한 후, 추정한 코얼스 주파수 오프셋에 따라 이후에 수신하는 긴 훈련 신호열의 위상차를 보상한다. 그리고, 코얼스 주파수 오프셋을 보상한 긴 훈련 신호열을 이용하여 파인(fine) 주파수 오프셋을 추정하여 보상한다. 이때, 파인 주파수 오프셋 보상 시점을 달리함으로써, 주파수 오프셋 계산 및 보상으로 인한 시간 지연을 효율적으로 줄인다.
또한, 본 발명은 짧은 훈련 신호열로 이루어져 있으며, 짧은 훈련 신호열 길이의 두 배 이상의 길이를 가진 탭 계수를 사용하여 정확한 채널 동기 신호를 검출함으로써, 시간 지연을 막을 수 있다. 그리고, 긴 훈련 신호열로부터의 파인 주파수 오프셋을 FFT부 앞단의 입력 버퍼로 전송하여 긴 훈련 신호열이 FFT로 입력되는 시점에서 보상해줌으로써, 시간 지연을 없앤다.-
公开(公告)号：KR100857903B1
公开(公告)日：2008-09-10
申请号：KR1020060032587
申请日：2006-04-11
Applicant: 한국전자통신연구원
Abstract: 본 발명은 상위 프로그래밍 언어를 이용한 디지털 시스템 설계 방법에 관한 것이다.
디지털 시스템을 구현함에 있어 상위 프로그래밍 언어로 작성된 상위 소프트웨어 시뮬레이터를 토대로 알고리즘을 검증하고, 상위 프로그래밍 언어를 토대로 하위 프로그래밍 언어로 프로그램을 작성하기 전에, 상위 소프트웨어 시뮬레이터는 디지털 시스템의 하드웨어가 갖는 특성을 이용하여 시뮬레이션을 수행한다. 따라서, 하위 프로그래밍 언어로의 변환을 용이하게 수행할 수 있다.
디지털 시스템 설계, 하드웨어 설계, 검증, 상위 프로그래밍 시뮬레이션
-
-
-
-
-
-
-
-
-
Search Results
70
records
(took 0.025 seconds)
