-
31.发明公开
公开(公告)号：KR1019930015844A
公开(公告)日：1993-07-24
申请号：KR1019910026042
申请日：1991-12-30
IPC: H04N7/10
Abstract: 본 발명은 광 CATV 분배 스위치와 가입자 접속장치간 3채널의 45MHz디지틀 신호 위상 정렬 회로를 제공하기 위한 것이며, 이를 위해 본 발명은 채널 클럭제공부(1), 및 제1, 제2, 제3신호처리부(2,3,4)로 구성되어 있으며, 상기 신호 처리부(2,3,4) 각각은 데이터 버퍼부(21), 클럭 제어신호 판단부(22), 입력 선택 신호발생부(23), 입력 데이터 선택부(24), 및 위상정렬 데이터 선택부(25)를 구비하고 있다.
-
公开(公告)号：KR1020060067805A
公开(公告)日：2006-06-20
申请号：KR1020050067819
申请日：2005-07-26
Applicant: 한국전자통신연구원
Abstract: 본 발명은 OIF에서 권고하는 SPI-3 인터페이스를 사용하는 동일 계층의 디바이스들 간에 SPI-3 인터페이스를 정합할 수 있도록 제어 신호를 중계하는 방법 및 장치에 관한 것으로, 본 발명에 의하면 SPI-3 인터페이스를 사용하는 물리 계층 디바이스들 사이에서는 링크 계층 디바이스의 역할을, 링크 계층 디바이스들 사이에서는 물리 계층 디바이스의 역할을 하는 브리지 장치를 두어 동일 계층의 디바이스들 간에 SPI-3 인터페이스를 직접 연결하는 경우에 제어 신호가 충돌하지 않도록 함으로써 기존에 사용되고 있는 디바이스들의 변형 없이도 동일 계층의 디바이스들간에도 제어 신호의 교환을 통한 데이터의 송수신이 가능해진다.
OIF, SPI-3, POS-PHY-
公开(公告)号：KR100275508B1
公开(公告)日：2000-12-15
申请号：KR1019980048481
申请日：1998-11-12
IPC: H04B10/00
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 고속 신호 처리 유닛 및 종속 신호 처리 유닛간 신호 정합을 위한 신호 정합 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 광 전송 시스템 등에서 전송로간 데이터 에러 위치를 확인할 수 있고, 신호선을 감소시킬 수 있도록 한 신호 정합 장치를 제공하고자 함.
3. 본 발명의 해결 방법의 요지
본 발명은, 고속 신호 처리 유닛으로부터 신호를 수신하여 시간적으로 분할하는 시간 분할 수단; 분할된 신호를 수신하여 고속 신호 처리 유닛으로부터의 제1클럭에 따라 분할된 신호의 위상을 조정하는 위상 조정 수단; 제1클럭을 체배 및 분주하여 제2클럭 및 제3클럭을 생성하는 클럭 생성 수단; 및 위상 조정된 신호를 수신하여 제3클럭에 따라 다중화하고, 다중화된 신호에 패러티를 삽입하며, 패러티가 삽입된 신호를 제2클럭에 따라 스크램블링하고, 스크램블링된 신호에 동기 신호를 삽입하여 종속 신호 처리 유닛으로 출력하는 다수의 신호 처리 수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 광 전송 시스템 등에 이용됨.-
公开(公告)号：KR1020000032120A
公开(公告)日：2000-06-05
申请号：KR1019980048483
申请日：1998-11-12
IPC: H04L7/00
Abstract: PURPOSE: A device and a method for a synchronous clock signal are provided to abbreviate excess frequency deviation and restore the abbreviated information. CONSTITUTION: A first click receiver(301) and a second click receive(302) abstract synchronous clock signal from DS1E(Digital Signal Level-1Europe) and transmit the clock signal to a first and a second DP-PLL(Digital Processing-Phase Locked Loop)(306,311). The first and the second DP-PLL(306,311) detect the phase difference of the synchronous clock signals between the first and the second reference clock signal and a first and a second voltage control oscillator(310, 315). A clock defect detector(302,304) probes LOS(Loss of Signal), LOF(Loss of Frame), AIS(Alarm Indication Signal) or excess error and sends the result to a process(305). A phase error detector(307,312) generates the phase error by comparing the first and the second reference clock signal and synchronous clock signal of the voltage control oscillator(310,315). A low pass filter(309,314) filtrates and analyses the phase error and calculates frequency deviation. If the frequency deviation is satisfied a stipulation value, the deviation value generates voltage control value through D/A(Digital/Analogue) converter. If the frequency deviation defect is occurred, the defect is offered to the processor(305). The processor orders 2: 1 clock selector(316) to choose normal synchronous clock and the 2: 1 clock selector generates a synchronous clock signal.
Abstract translation: 目的：提供用于同步时钟信号的装置和方法，用于缩写多余的频率偏差并恢复缩写信息。 构成：来自DS1E（Digital Signal Level-1Europe）的第一次点击接收机（301）和第二次点击接收（302）抽象同步时钟信号，并将时钟信号发送到第一和第二DP-PLL（数字处理锁相 环）（306311）。 第一和第二DP-PLL（306,311）检测第一和第二参考时钟信号之间的同步时钟信号的相位差以及第一和第二压控振荡器（310,315）。 时钟缺陷检测器（302,304）探测LOS（丢失信号），LOF（丢帧），AIS（报警指示信号）或超出错误，并将结果发送到处理（305）。 相位误差检测器（307,312）通过比较压控振荡器（310,315）的第一和第二参考时钟信号和同步时钟信号来产生相位误差。 低通滤波器（309,314）对相位误差进行滤波和分析，并计算频偏。 如果频率偏差满足规定值，则偏差值通过D / A（数字/模拟）转换器产生电压控制值。 如果发生频率偏差缺陷，则向处理器（305）提供缺陷。 处理器命令2：1时钟选择器（316）选择正常同步时钟，2：1时钟选择器产生同步时钟信号。
-
公开(公告)号：KR100256698B1
公开(公告)日：2000-05-15
申请号：KR1019970063185
申请日：1997-11-26
IPC: H04L12/28
Abstract: PURPOSE: A subsidiary signal connecting apparatus of an optical transmission system is provided to simplify signal connections between function units by transmitting a subsidiary signal to a function part for processing a high-speed signal according to a simple mode setting and transmitting the high-speed signal to a function part for processing at least one subsidiary signal according to a simple mode setting regardless of the type of function parts. CONSTITUTION: A high-speed signal receiving processor(110) receives an STM-64 optical signal, converts it to an electric signal and demultiplexes it. A high-speed signal connector(120) transmits the high-speed signal outputted from the high-speed signal receiving processor(110). A high-speed signal transmitting processor(130) multiplexes the electric subsidiary signal as transmitted, converts it into an optical signal and transmits it externally. The first through the third subsidiary signal receiving processors(210,220,230) receive an STM-1, an STM-4 and an STM-16 optical signal, convert them into electric signals, and demultiplex them, respectively. The first through the third subsidiary signal connectors(240,241,242) transmit the subsidiary signals outputted from the first through the third subsidiary signal receiving processors(210,220,230) to a high-speed signal transmitting processor(130) of a high-speed signal processing unit(100), respectively. The first through the third subsidiary signal transmitting processors(250,260,270) multiplex the output signal of the high-speed signal receiving processor(110) transmitted through the high-speed signal connector(120), convert them to optical signals, and transmit them externally, respectively.
Abstract translation: 目的：提供光传输系统的辅助信号连接装置，通过根据简单模式设置，将辅助信号发送到功能部件处理高速信号，简化功能单元之间的信号连接，并发送高速信号 到功能部件，用于根据简单模式设置来处理至少一个辅助信号，而与功能部件的类型无关。 构成：高速信号接收处理器（110）接收STM-64光信号，将其转换为电信号并将其解复用。 高速信号连接器（120）发送从高速信号接收处理器（110）输出的高速信号。 高速信号发送处理器（130）将所发送的辅助辅助信号复用，将其转换为光信号并将其发送到外部。 第一至第三辅助信号接收处理器（210,220,230）接收STM-1，STM-4和STM-16光信号，将其转换为电信号，并分别解复用。 第一至第三辅助信号连接器（240,241,242）将从第一至第三辅助信号接收处理器（210,220,230）输出的辅助信号发送到高速信号处理单元（100）的高速信号发送处理器（130） ）， 分别。 第一至第三辅助信号发送处理器（250,260,270）对通过高速信号连接器（120）发送的高速信号接收处理器（110）的输出信号进行复用，将其转换为光信号，并将其从外部发送， 分别。
-
Patent Agency Ranking
公开(公告)号：KR100243694B1
公开(公告)日：2000-02-01
申请号：KR1019970035963
申请日：1997-07-29
IPC: H03K19/0175 , G06F1/04
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
본 발명은 데이터 충돌 방지를 위한 1+1 유니트 절체 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 유니트의 삽입/탈장시 절체관련 신호가 인가 전원보다 늦게 삽입/탈장되는 기구적 구조를 갖더라도 논리 소자를 이용하여 데이타의 손실없이 절체를 수행할 수 있는 1+1 유니트 절체 장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 타유니트에서 제공되는 절체관련 신호, 즉 운용/예비 입력신호 와 유니트 삽입/탈장 입력신호를 이용하여 자기 유니트의 운용 상태를 확인한 후 운용/예비 출력신호를 출력하고, 이 운용/예비 출력신호를 이용하여 1 +1 유니트에서 출력 데이타를 제어함으로써, 유니트의 삽입/탈장시 데이터의 손실없이 절체를 수행할 수 있어 절체의 신뢰성을 높일 수 있다.
4. 발명의 중요한 용도
본 발명은 유니트의 삽입/탈장시 데이터 충돌을 방지하는데 이용됨.-
公开(公告)号：KR100237399B1
公开(公告)日：2000-01-15
申请号：KR1019970037483
申请日：1997-08-06
IPC: H04B3/36
Abstract: 본 발명은 신호선을 백플레인을 통하여 복수의 유니트에 신호선을 연결하는데 있어 복수 접속유니트에서 비트 에러를 방지하는 유니트의 신호 종단방법 및 신호 종단회로에 관한 것으로, 복수의 유니트를 사용하는 시스템에서 백 플레인을 통하여 동작 대기중인 유니트를 삽입 또는 탈장할 경우 종단임피던스 연결이 불연속점이 없거나 변화량 기울기를 작게 하도록 신호선과 접지선이 삽입시에는 전원보다 먼저 접속되고 탈장시에는 나중에 해제되게 하는 코넥터 구조를 사용하고, 유니트의 삽입시에는 신호선 연결을 소정의 시정수를 갖고 연결하고 유니트의 탈장시에는 신호선 연결을 소정의 시정수를 갖고 해제되도록 하는 유니트의 신호종단방법과 이에 따른 유니트의 신호종단회로를 제안한다.
따라서 종래의 임피던스 천이점에서의 신호의 반사량이 거의 없게 되어 타 선로에 혼입을 없게 하고 착/탈 순간의 파형왜곡현상도 없앨 수 있게 한다.-
公开(公告)号：KR100221498B1
公开(公告)日：1999-09-15
申请号：KR1019960058222
申请日：1996-11-27
IPC: H04L12/20
Abstract: 본 발명은 10Gb/s 광전송 시스템에서 기존 동기망에서 사용중인 2.5Gb/s 광 전송장치에 광신호를 접속하기 위한 것으로서, 10Gb/s 광신호를 수신하여 상기 광신호를 77.76Mb/s 데이터 스트림의 전기 신호로 변환하고 역다중화하여 STM064 프레임의 복구와 오버헤드를 종단한 클럭 및 프레임 동기 신호인 128개의 77.76Mb/s 데이터를 출력하는 데이터 수신수단과, 상기 데이터 수신 수단의 데이터에 대해 시스템 클러과 프레임에 맞도록 포인터 처리를 수행한 후 스크래블한 후 각각 32 채널의 77.76Mb/s 데이터 스트림의 622Mb/s 데이터 스트림의 고속 데이터 스트림으로 변환하여 출력하는 다수의 포인터 처리 수단과, 상기 다수의 포인터 처리 수단으로부터 4개의 622Mb/s 고속 데이터 스트림을 받아 클럭과 프레임 펄스를 복구하고, 1 : 8로 역다중화하여 77.76Mb/s 저속 데이터 스 트림으로 변환한 후 이를 각각 12채널의 51Mb/s데이터 스트림으로 변환하여 48개의 51Mb/s 데이터 스트림과 48개의 프레임 펄스, 51㎒ 클럭을 출력하는 고속 데이터 변환 수단과, 상기 고속 데이터 변환 수단의 데이터를 2.5Gb/s의 광신호로 변환하여 송신하는 데이터 송신 수단으로 구성되어 10Gb/s 광전송 시스템을 기존망에서 사용중인 2.5Gb/s 광전송 시스템에 데이터를 접속할 수 있도록 하였다.
-
公开(公告)号：KR1019990042382A
公开(公告)日：1999-06-15
申请号：KR1019970063185
申请日：1997-11-26
IPC: H04L12/28
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 광전송 시스템의 종속신호 접속 장치에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 모드설정에 의해 종속신호를 고속신호를 처리하는 기능부로 전달하고, 고속신호를 종속신호를 처리하는 기능부로 전달할 수 있는 종속신호 접속 장치를 제공함에 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 외부로부터 고속신호를 수신하여 역다중화 및 역혼화하는 고속신호 수신수단; 상기 고속신호 수신수단으로부터 출력된 데이터를 상기 종속신호 처리수단으로 접속시키기 위하여 변환하는 데이타 변환수단; 상기 고속신호를 상기 종속신호 접속부로 전송하는 데이터 송신수단; 및 수신된 종속신호를 혼화 및 다중화하여 상기 고속신호 접속수단으로 전송하는 고속신호 송신수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 광전송 시스템에서 모드 설정을 통해 고속신호와 저속신호를 접속하는데 이용됨.-
公开(公告)号：KR1019980045417A
公开(公告)日：1998-09-15
申请号：KR1019960063599
申请日：1996-12-10
IPC: H04L12/43
Abstract: 본 발명은 2.5Gb/s 광 신호를 수신하여 10Gb/s 신호를 생성하는 10Gb/s 광전송 시스템의 2.5Gb/s 신호 수신 장치에 관한 것으로서, 본 발명에서 제공하는 10Gb/s 광전송 시스템의 2.5Gb/s 신호 수신 장치는 2.5Gb/s 광전송 장치에서 대국으로부터 스크램블된 2.5Gb/s의 광신호를 수신하여 전기 신호로 변환하며, 2.5GHz 클럭을 추출하는 2.5Gb/s 광 수신 수단과, 상기 2.5Gb/s 광 수신 수단의 출력신호인 2.5Gb/s 전기적 신호를 수신하여 프레임 동기 신호에 정렬한 후 디스크램블링하는 2.5Gb/s 신호 처리 수단과, 상기 2.5Gb/s 신호 처리 수단의 출력 신호를 10Gb/s 신호로 맵핑하기 위한 10Gb/s 신호 처리 수단으로 구성되어, 10Gb/s 광 전송 장치에서 기존 동기망에서 사용중인 2.5Gb/s 광 전송 데이터를 접속할 수 있는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.039 seconds)
