-
公开(公告)号：KR1020090065169A
公开(公告)日：2009-06-22
申请号：KR1020070132632
申请日：2007-12-17
IPC: G06F17/14
CPC classification number: G06F17/141
Abstract: A discrete Fourier transform apparatus and a method therefor are provided to reduce delay time due to discrete Fourier transform through the same operation modules, thereby improving performance of a mobile communication system. A storage unit(100) stores factors included in an input sequence. An operation unit(200) generates symbols corresponding to each factor. A controller(300) controls input and output of 24 buffers by generating address information about the 24 buffers. The controller controls the first operation unit(210) and the second operation unit(230) based on the address information.
Abstract translation: 提供了一种离散付里叶变换装置及其方法，用于通过相同的操作模块减少由离散傅立叶变换引起的延迟时间，从而提高移动通信系统的性能。 存储单元（100）存储包括在输入序列中的因子。 操作单元（200）产生对应于每个因子的符号。 控制器（300）通过产生关于24个缓冲器的地址信息来控制24个缓冲器的输入和输出。 控制器基于地址信息控制第一操作单元（210）和第二操作单元（230）。
-
公开(公告)号：KR1020090061424A
公开(公告)日：2009-06-16
申请号：KR1020070128432
申请日：2007-12-11
CPC classification number: H04L27/0002 , H04W28/14 , H04W28/18
Abstract: A terminal modem control device and a method thereof are provided to optimize the control time of a terminal modem by being operated according to a designed interrupt in consideration of the operation timing of the mobile modem. A control channel receiving controller(212) stores control information of a downlink control channel in the first control buffer. A data channel receiving controller(213) delivers the control information stored in the first control buffer to an upper layer. A transmission channel controller(214) stores control information of an uplink data channel in the second control buffer.
Abstract translation: 提供终端调制解调器控制装置及其方法，以便考虑到移动调制解调器的操作定时，根据所设计的中断来优化终端调制解调器的控制时间。 控制信道接收控制器（212）在第一控制缓冲器中存储下行链路控制信道的控制信息。 数据信道接收控制器（213）将存储在第一控制缓冲器中的控制信息传送到上层。 传输信道控制器（214）将上行链路数据信道的控制信息存储在第二控制缓冲器中。
-
公开(公告)号：KR1020060056454A
公开(公告)日：2006-05-24
申请号：KR1020040095540
申请日：2004-11-20
Applicant: 한국전자통신연구원
IPC: H04B10/071 , H04B10/07 , H04B10/25
CPC classification number: H04J14/0226 , H04B10/071 , H04B10/27 , H04J14/0246 , H04J14/0247 , H04J14/025 , H04J14/0252 , H04J14/0282
Abstract: Provided are an apparatus and method for monitoring optical fibers of a passive optical network system including an optical line termination located in a central office, a remote node that is a local office, and optical network units on the subscriber side. The apparatus respectively allocates monitoring light wavelengths to optical network units such that optical fibers of the respective optical network units can be identified and monitored using the monitoring light wavelengths, combines a monitoring light having various wavelengths and a downward optical signal using the WDM coupler, and analyzes signal waveforms of the monitoring light having various wavelengths reflected from the optical network units, to detect the position of a defect generated on an optical line. Accordingly, it is possible to transmit optical signals and monitor the physical states of the optical fibers of the optical network units.
-
公开(公告)号：KR1020010054214A
公开(公告)日：2001-07-02
申请号：KR1019990054899
申请日：1999-12-03
Applicant: 한국전자통신연구원
IPC: H04Q1/30
CPC classification number: H04Q11/0005 , H04J14/08 , H04Q2011/0041
Abstract: PURPOSE: An optical packet header processing apparatus of an optical packet switch is provided to display more address with a simple structure and enable a complex switch operation by reading one bit to several bits from one optical packet header. CONSTITUTION: An 1x(n-1) beam splitter(71) splits an input optical packet header to n-1 number of time interval detectors(72,73,74). τ1 time interval detector(72) detects whether τ1 time interval exists among optical pulses. When the optical packet header is inputted to the τ1 time interval detector(72), a beam splitter(72a) splits the optical packet header into two headers, and the split optical packet headers pass a direct path line(72b) and a τ1 time delay line(72c). The optical packet header passing the time delay line(72c) is delayed for as long as τ1 time for the optical packet header passing the direct path line(72b) and inputted to an AND gate(72d). Thus, a reference optical pulse is inputted through the time delay line(72b) when the τ1 time interval bit is inputted through the direct path line(72b). When the optical pulses are inputted through two input terminals, the AND gate(72d) outputs one of the optical pulses. The optical pulse outputted from the AND gate(72d) is detected by an optical pulse detector(72). The optical pulse detector converts the input optical pulses into electric signals and inputs them to an optical switch. The optical switch detects a destination of the corresponding optical packet from the electric signals inputted from the optical pulse detector(75).
Abstract translation: 目的：提供一种光分组交换机的光分组报头处理装置，以简单的结构显示更多的地址，并通过从一个光分组报头读取一位到几位来实现复杂的切换操作。 构成：1x（n-1）分束器（71）将输入光分组报头分割成n-1个时间间隔检测器（72,73,74）。 τ1时间间隔检测器（72）检测光脉冲之间是否存在τ1时间间隔。 当光分组报头被输入到τ1时间间隔检测器（72）时，分束器（72a）将光分组报头分割成两个报头，并且分离的光分组报头通过直接路径线（72b）和τ1时间 延迟线（72c）。 通过时间延迟线（72c）的光分组报头对于通过直接路径线（72b）的光分组报头延迟长达τ1时间，并被输入到与门（72d）。 因此，当通过直接路径线（72b）输入τ1时间间隔位时，通过时间延迟线（72b）输入参考光脉冲。 当通过两个输入端子输入光脉冲时，与门（72d）输出光脉冲之一。 由与门（72d）输出的光脉冲由光脉冲检测器（72）检测。 光脉冲检测器将输入光脉冲转换为电信号并将其输入到光开关。 光开关根据从光脉冲检测器（75）输入的电信号来检测对应的光分组的目的地。
-
-
Patent Agency Ranking
公开(公告)号：KR101843153B1
公开(公告)日：2018-03-29
申请号：KR1020170013020
申请日：2017-01-26
Applicant: 한국전자통신연구원
Abstract: 고속열차통신을위한네트워크에서사용자단말과선로를따라배치되어있는복수의 RU(radio unit) 사이에서통신을수행하는이동체내부의단말장치(terminal equipment, TE)는인접한두 RU 사이의총 영역을타겟 RU의링크품질과서빙 RU의링크품질을토대로통신영역과핸드오버영역으로나누고, 상기타겟 RU의링크품질이상기서빙 RU의링크품질보다우수한상태의지속시간을토대로상기핸드오버영역내 측정영역인지확인한후, 상기측정영역에서서빙 RU와타겟 RU의링크품질을포함한측정보고를생성하며, 상기측정영역이후에상기서빙 RU의링크품질의복구여부를토대로상기핸드오버영역내 토킹영역인지확인한후, 상기토킹영역에서상기측정보고를상기서빙 RU로전송한다.
-
公开(公告)号：KR1020170136996A
公开(公告)日：2017-12-12
申请号：KR1020170067927
申请日：2017-05-31
Applicant: 한국전자통신연구원
Abstract: 특별서브프레임의 UpPTS의지속기간동안기지국으로상향링크신호를송신하는단계, 그리고상향링크송신이후에, 기지국으로부터하향링크신호를수신하기전까지보호시간동안대기하는단계를통해신호송수신을수행하는, 고속으로이동하는, 이동통신시스템의단말및 신호송수신방법이제공된다.
Abstract translation: 在特殊子帧的上行链路时段期间向基站发送上行链路信号的步骤以及在上行链路发送之后等待从基站接收下行链路信号的保护时间的步骤， 提供了移动通信系统的终端和信号发送/接收方法。
-
公开(公告)号：KR1020140125110A
公开(公告)日：2014-10-28
申请号：KR1020130042856
申请日：2013-04-18
Applicant: 한국전자통신연구원
CPC classification number: H04L27/2613 , H04L5/0012 , H04L5/0053 , H04L27/2655 , H04L27/2692 , H04W56/0085
Abstract: 무선 프레임 구성 방법 및 장치, 그리고 이동 단말의 동기 획득 방법 및 장치가 개시된다. 본 발명의 일 실시예에 따른 무선 프레임 구성 방법은, 1차 동기 신호를 생성하여 동기 신호용 슬롯에 배치하는 단계, 2차 동기 신호를 생성하고 생성된 2차 동기 신호를 상기 1차 동기 신호와 일정한 위치적 관계를 두고 배치하는 단계, 및 상기 1차 및 2차 동기 신호를 포함하는 프레임을 구성하는 단계를 포함한다. 하나의 프레임 내에 배치된 복수의 2차 동기 신호는 동일한 시퀀스로부터 도출되나 서로 다른 시퀀스로서, 일정한 해밍 거리를 갖는 호핑 코드를 구성한다.
Abstract translation: 公开了一种用于构造无线电帧的方法和装置，以及用于获得移动终端的同步的方法和装置。 根据本发明的实施例的用于构造无线电帧的方法包括以下步骤：产生第一同步信号并将第一同步信号设置在用于同步信号的时隙中; 生成第二同步信号，并将所生成的第二同步信号设置在离第一同步信号一定距离处; 以及构造包括第一和第二同步信号的帧。 从一个帧中排列的多个第二同步信号是从相同的序列引出的。 然而，第二同步信号是不同的序列，它们构成具有恒定汉明距离的跳频码。
-
公开(公告)号：KR101159165B1
公开(公告)日：2012-06-22
申请号：KR1020090108556
申请日：2009-11-11
Applicant: 한국전자통신연구원
Abstract: 이동통신 시스템의 단말에서 디레이트 매칭 및 디인터리빙을 수행하는 방법에 있어서, (a) 다수의 복조 데이터로부터 서브 블록에 대응하는 서브 블록 데이터를 분리하는 단계와, (b) 상기 서브 블록 데이터에 대하여 디레이트 매칭을 수행하면서 상기 서브 블록에 할당된 메모리인 서브 블록 메모리에 저장하는 단계와, (c) 상기 서브 블록에 대한 인터리빙 패턴에 기반하여 상기 서브 블록에 대한 인터리빙 위치를 계산하는 단계와, (d) 상기 인터리빙 위치에 기반하여 계산되는 메모리 주소 정보로 상기 서브 블록 메모리에 저장되어 있는 데이터를 액세스하여 출력함으로써 상기 서브 블록 데이터에 대하여 디인터리빙을 수행하는 단계를 포함하는 디레이트 매칭 및 디인터리빙 방법을 제공한다. 이 방법에 의하면, 고속 대용량의 패킷 전송 이동통신 시스템의 단말에서 디레이트 및 디인터리빙을 처리하는 시간을 대폭 단축시키고 필요한 메모리를 감소시키는 효과가 있다.
디레이트 매칭, 디인터리빙, 레이트 매칭, 인터리빙-
公开(公告)号：KR1020120029776A
公开(公告)日：2012-03-27
申请号：KR1020100091820
申请日：2010-09-17
Applicant: 한국전자통신연구원
IPC: H03M13/27
CPC classification number: H04L1/0067 , H04L1/0071
Abstract: PURPOSE: A rate matching apparatus and method thereof are provided to improve data throughput by parallely processing data bits in a rate matching state. CONSTITUTION: A rate matching apparatus comprises sub block interleavers(11,12,13), dummy bit removers(21,22,23), a bit collector(30), a memory(40), an output parameter generating unit(50), and a selector(60). The sub block interleavers interleave received data. The dummy bit removers eliminate dummy bits included in coding words. The bit collector collects the coding words having no dummy bits. The bit collector collects all of systematic data. The memory parallely stores data as the systematic data and parity data. The selector selectively outputs a plurality of data bits from either the systematic data or the parity data saved in the memory based on output parameters.
Abstract translation: 目的：提供速率匹配装置及其方法，以通过在速率匹配状态下并行处理数据比特来提高数据吞吐量。 构成：速率匹配装置包括子块交织器（11,12,13），伪位去除器（21,22,23），位收集器（30），存储器（40），输出参数产生单元（50） ，和选择器（60）。 子块交织器交织接收的数据。 伪位移除器消除编码字中包含的虚拟位。 位收集器收集没有虚拟位的编码字。 位收集器收集所有系统数据。 存储器平行地将数据存储为系统数据和奇偶校验数据。 选择器基于输出参数从系统数据或保存在存储器中的奇偶校验数据中选择性地输出多个数据位。
-
-
-
-
-
-
-
-
-
Search Results
93
records
(took 0.022 seconds)
