Abstract:
PURPOSE: A method and an apparatus for specified policing and marking according to traffic characteristics are provided to enable the exclusion of additional hardware development by using an existing dual token bucket based polishing algorithm. CONSTITUTION: A classifier(100) classifies the class of a traffic according to the traffic characteristic information which is included in the traffic and transmitted, and outputs the traffic characteristic value corresponding to the class of the traffic. A polishing processor(200) performs a polishing process for the traffic and outputs a polishing processing value corresponding to the polishing processing result. A logical-multiply operator(310) generates a first operation value by logically multiplying the traffic characteristic value with the polishing processing value in bit unit. An adder(320) adds the traffic characteristic value to the coefficient of bit 1 included in the polishing processing value to generate a second operating value.
Abstract:
PURPOSE: A method for providing terminal mobility in a packet transmission network, a packet transmission network system, and a gateway switch are provided to set up and manage a tunnel through the gateway switch. CONSTITUTION: A plurality of access switches(111 or 113,121,122,131 or 132,141,142) is composed in a plurality of PTANs(Packet Transport Access Networks) connected to PTCN(Packet Transport Core Network). A plurality of access switches transceives packet with an arbitrary terminal. A plurality of gateway switchs(101 or 104) is composed in a plurality of PTANs. A plurality of gateway switches is connected to the PTCN. A plurality of gateway switches transceives packet with the arbitrary terminal through an arbitrary access switch.
Abstract:
PURPOSE: A layer 2/layer 3(L2/L3) packet processing unit and a method of the same are provided to improve the processing speed and the performance of a packet in a multimedia application. CONSTITUTION: An L3 heater is analyzed in a packet which passes through a header pre-processing unit(210) and generates an internet protocol(IP) flow(230). In order to map the packet which is input from a provider bridges network(PBN) or an internet protocol network(IPN) with the L2 format of a provider backbone bridges network(PBBN), a packet extension unit(240) extends a frame. A packet compressor unit(250) rearranges the packet which passes through the packet extension unit. The packet compressor unit merges the packet.
Abstract:
A packet processing apparatus and a processing method thereof are provided to process various Ethernet packets without an additional process and to prevent degradation of a system line speed and to optimize usage efficiency of a network processor by changing a packet header or adding a delivery header. A packet preprocessor(120) receives data control signals generated in a receiver(110a), analyzes a second layer header of an input packet, produces a transitional header or a first delivery header, and carries out processes related to second layer including a padding eliminating function and an L2 tunnel. A packet filter(130) checks and marks Ethernet FCS(Frame Check Sequence) error, and performs filtering for MRU(Maximum Receiver Unit) packet size, Ethernet destination address and Ethernet source address based on source port, VLAN(Virtual Local Area Network) ID and Ethernet source address. A protocol translator(140) comprises modular protocol engines performing a packet processing function to various types of packets. A delivery header processor(150) removes the transitional header in the delivery header generated in the packet preprocessor and loads PPP(Point to Point Protocol) header according to each packet type.
Abstract:
1. 청구범위에 기재된 발명이 속한 기술분야 본 발명은 독립형 이더넷 다계층 스위치 시스템에 관한 것임. 2. 발명이 해결하려고 하는 기술적 과제 본 발명은 이더넷 물리층 접속부, 이더넷 링크 집성부, 네트워크 프로세서, 콘트롤 프로세서, 및 시스템 관리부를 이용하여 다수의 이더넷 인터페이스(예 : 최대 24포트의 10/100/1000Mbps 이더넷, 2포트의 10Gbps 이더넷 인터페이스)를 지원하고, 개방형 시스템간 상호접속 참조모델의 전 계층(제2계층에서 제7계층까지)의 모든 정보를 고 선속으로 처리함으로써, 다양한 애플리케이션에 이용될 수 있는 독립형 이더넷 다계층 스위치 시스템을 제공하는데 그 목적이 있음. 3. 발명의 해결방법의 요지 본 발명은, 외부 네트워크로부터 수신한 10/100/1000Mbps의 이더넷 전기신호 또는 광신호로부터 클럭 및 데이터를 복원한 후 이더넷 링크 집성부로 전달하거나 그 역의 기능을 수행하고, 상기 외부 네트워크로부터 수신한 10Gbps의 이더넷 전기신호 또는 광신호로부터 클럭 및 데이터를 복원한 후 네트워크 프로세서로 전달하거나 그 역의 기능을 수행하기 위한 이더넷 물리층 접속부; 상기 이더넷 물리층 접속부로부터의 신호군에 대해 이더넷 집성을 위한 기능을 수행하여 상기 네트워크 프로세서에 전달하거나 그 역의 기능을 수행하고, 상기 이더넷 물리층 접속부 중 10/100/1000Mbps 이더넷 관련 구성요소를 관리하고, 콘트롤 프로세서의 제어 정보를 수신하거나 상태 정보를 전달하기 위한 상기 이더넷 링크 집성부; 상기 이더넷 링크 집성부 또는 상기 이더넷 물리층 접속부로부터의 신호군이 네트워크 제어 정보이면 상기 콘트롤 프로세서로 전달하거나 그 역의 기능을 수행하고, 데이터 정보이면 개방형 시스템간 상호접속 참조 모델의 제2계층에서 제7계층까지의 다계층 스위칭을 위한 기능을 수행하고 그 결과 정보를 상기 이더넷 링크 집성부로 전달하거나 상기 이더넷 물리층 접속부로 전달하고, 상기 이더넷 물리층 접속부 중 10Gbps 이더넷 관련 구성요소를 관리하기 위한 상기 네트워크 프로세서; 상기 콘트롤 프로세서로부터의 제어에 따라 특정 제어 동작을 수행하거나 상기 각 구성요소와 구성소자의 상태 및 인터럽트 정보를 수집하여 상기 콘트롤 프로세서로 전달하기 위한 상기 시스템 관리부; 및 상기 각 구성요소의 초기화 및 동작을 제어하거나 상태 정보를 수집하고, 시스템의 외부를 모니터링하기 위한 상기 콘트롤 프로세서를 포함함. 4. 발명의 중요한 용도 본 발명은 IPv4-IPv6 변환 장치, 고속 가입자망 스위치, 서버 그룹 스위치 등과 같은 다양한 애플리케이션에 이용됨. 10기가비트 이더넷, 다계층 이더넷 스위치, 독립형, 이더넷 물리층 접속부, 이더넷 링크 집성부, 네트워크 프로세서, 콘트롤 프로세서, 시스템 관리부
Abstract:
본 발명에 의한 10기가 비트 이더넷 프레임 다중화/역다중화 장치는 기가비트 이더넷 프레임을 입력받아 10기가비트 이더넷 프레임으로 변환하여 출력하는 적어도 하나의 전처리부; 상기 10기가비트 이더넷 프레임들을 수신하여 제1제어신호에 따라 프레임 단위로 시분할 다중화된 제1데이터로 출력하는 다중화부; 상기 제1데이터를 두 개의 32비트 버스구조를 가지는 제2데이터로 변환하여 출력하는 SDR/DDR변환부; 및 상기 전처리부의 출력요청신호에 기초하여 상기 제1제어신호를 출력하는 제어부;를 포함하는 것을 특징으로 하며, 10기가비트급의 네트워크 프로세서를 사용하지 않고서도 기존 상용화된 기가비트급 네트워크 프로세서를 사용하여 10기가비트 이더넷 인터페이스를 제공할 수 있어 가격경쟁력에서 우위를 차지할 수 있으며 향후 10기가비트급 네트워크 프로세서가 상용화되기 전까지 10기가비트 이더넷 프레임의 전송방식에 사용될 수 있다.
Abstract:
PURPOSE: A 10-gigabit Ethernet line interfacing device is provided to improve a transmission speed and packet processing performance of a physical layer to 10 gigabits as maintaining a basic frame standard of a 1-gigabit Ethernet switch, thereby interfacing a 1-gigabit line with a 10-gigabit line. CONSTITUTION: A 10-gigabit Ethernet line interface device is comprised of an R-gigabit network processor(141), a frame multiplexer and demultiplexer(142) multiplexing and demultiplexing frames according to a GMII interface and an XGMII interface, an XGXS(10 Gigabit Extender Sublayer)(143) converting the XGMII interface into an XAUI(10 Gigabit Attachment Unit Interface), or performing a reverse conversion in order to extend a data transmission distance limitation, a 10-gigabit Ethernet physical layer processor(144) consisting of XENPAK(10 Gigabit Ethernet Package) modules, a line processor(145) controlling the network processor(141) by performing an IPC function with an MPU(Main Processor Unit)(130), a UCL(146) controlling a 10-gigabit Ethernet line interface device(140), a PCL(147) controlling the XGXS(143) and the physical layer processor(144).