-
公开(公告)号：KR1019960020142A
公开(公告)日：1996-06-17
申请号：KR1019940031593
申请日：1994-11-28
IPC: H04L12/20
Abstract: 본 발명은 전송속도가 다른 종합정보통신망의 표준화된 프레임인선로 프레임과 자체적으로 정의된 자체 프레임을 정합하도록 한 디지틀 데이타 속도 정합용 선입 선출 메모리 장치에 관한 것으로, 데이터 입력용 신호(fifo-write)와 데이타 출력용 신호(fifo-read)를 단순화하는 펄스 발생부(12)와, 상기 펄스 발생부(12)로 부터 제어용 쓰기 신호 및 읽기 신호에 따라 데이타(data-in(17 : 0))를 출력단자(data-out(17 : 0))에 재배치하는 제어로직 및 레지스터(13)와, 상기 제어로직 및 레지스터(13)의 재배치된 레지스터 상태를 저장하는 상태 레지스터(14)와, 동기클럭(sys-clk)을 상기 펄스 발생부(12), 제어로직 및 레지스터(13) 및 상태 레지스터(14)에 제공하기 위한 동기부(11)를 구비하는 것을 특징으로 하여, 정보 전송속도가 다른 각각의 프레임을 상위 계층 기능 처리부로 달할 수 있고, 집적 회로화가 용이한 효과가 있다.
-
公开(公告)号：KR1019960012823A
公开(公告)日：1996-04-20
申请号：KR1019940022475
申请日：1994-09-07
IPC: H04L12/40
Abstract: 본 발명은 공통선 신호방식 메시지 전달부의 B-버스 정합장치에 관한 것으로, 특히 메시지 전달부와 공통선 신호처리 시스템의 T-레벨 프로세서 사이에거 망관리 정보 및 사용자부 데이타를 교환하기 위하여 구성되어 있는 B-버스 회로를 전송거리1Km이상이며 차동신호(differential signal)특성을 갖는 EIA-422 버스인 BA-버스로 변환하는 공통선 신호방식 메시지 전달부의 B-버스 정합장치에 관한 것이다.
-
公开(公告)号：KR1019950000969B1
公开(公告)日：1995-02-06
申请号：KR1019910024030
申请日：1991-12-23
IPC: H04M7/00
Abstract: buffer blocks (4,5,6) connected with VME-bus (1) and transferring various signals stably; a dual port RAM (6); a central control block (11); a DPRAM access control block (8); a reset block (3); an interrupt recognition block (10); a bus error recognition/generation block (14), multiple memory blocks (12,13); a clock generation/division block (15), decoding block (16), generating selective signal to control elements; a DMA (Direct Memory Access) control block (17); a serial communication control block (18); an STG-bus control block (23); a signal loop control block (19); an MFP (Multi Function Peripheral:20); state recognition and control registers (21,22).
Abstract translation: 与VME总线（1）连接的缓冲块（4,5,6）并稳定传输各种信号; 双端口RAM（6）; 中央控制块（11）; DPRAM访问控制块（8）; 复位块（3）; 中断识别块（10）; 总线错误识别/生成块（14），多个存储块（12,13）; 时钟生成/分割块（15），解码块（16），向控制元件生成选择信号; DMA（直接存储器访问）控制块（17）; 串行通信控制块（18）; STG总线控制块（23）; 信号回路控制块（19）; MFP（多功能外设：20）; 状态识别和控制寄存器（21,22）。
-
公开(公告)号：KR1019930015575A
公开(公告)日：1993-07-24
申请号：KR1019910024030
申请日：1991-12-23
IPC: H04M7/00
Abstract: 본 발명은 공동선 신호방식(CCS No.7) 메세지전달부(MTP:Message Transfer Part)의 레벨3 기능중 신호 메세지 처리기능 및 레벨 2기능과의 접속기능을 제공하는 메시지처리보드(MHB:Message Handling Board)에 관한 것이다.
본 발명은 STG-버스의 효율을 증대시키기 위해 기존 폴링 방식에서 하드웨어에 의한 라운드로빈(roundrobin) 방식의 중재(arbitration)을 적용하므로서 신호단말로부터 메세지 입력능력을 향상시키고, 신호단말의 메세지 송신기회를 균등하게 부여하며, 폴링방법에서처럼 신호단말로부터 데이타를 받아들이기 위해 항상 폴틀 송출하지 않아도 되기 때문에 전체적인 메시지 처리 능력을 향상시킬 수 있도록 구성된다.-
公开(公告)号：KR1019930006032B1
公开(公告)日：1993-07-01
申请号：KR1019900014327
申请日：1990-09-12
Abstract: The message input/output board realizes level 3 signal network function and interfaces level 2 signal network function and user parts. The message input/output board includes buffers (4,5,6) for buffering signals transmitted through VME bus (1), a reset signal generator (3) for generating reset signal to reset devices in the board, a bus error detector (14) for monitoring operating state of an MPU to detect bus errors, a decoder (16) for generating device selection signal so that an MPU controlls devices, a serial communication controller (DSUCC,18) for transmitting and for receiving message exclusively, a signal loop controller (19) for looping signal to be transmitted to the external back to indentify the error position when error occurs and a state control register (22) for controlling operating state of the board.
Abstract translation: 消息输入/输出板实现3级信号网络功能和接口2级信号网络功能和用户部分。 消息输入/输出板包括用于缓冲通过VME总线（1）传输的信号的缓冲器（4,5,6），用于产生复位信号以复位电路板中的器件的复位信号发生器（3），总线误差检测器 ），用于监视MPU的操作状态以检测总线错误;解码器（16），用于产生设备选择信号以便MPU控制设备;串行通信控制器（DSUCC，18），专门用于发送和接收消息，信号环路 控制器（19），用于将要发送到外部背面的信号进行循环以识别错误发生时的错误位置;以及状态控制寄存器（22），用于控制电路板的运行状态。
-
Patent Agency Ranking
-
-
-
公开(公告)号：KR1019910008758B1
公开(公告)日：1991-10-19
申请号：KR1019890003068
申请日：1989-03-11
CPC classification number: Y02D50/20
Abstract: The line terminator deposited between the subscriber lines and the ISDN test exchange. The line terminator includes a line driver (10) for transmitting the subscriber information and signalling type information to the ISDN test exchange, for supplying power to a narrow band interface unit and for controlling the narrow band interface unit by reversing the polarity of the power, an U-tranceiver (20) for receiving and transmitting the subscriber information and the signalling method information to a time dividing switch to a LT control unit (2) respectively, a D- channel driver (30) for executing data communication with the U-tranceiver using the HDLC loop method and for transmitting the processed information to the LT controller (2), and a processor interface unit (40) for controlling the I/O information of the D- channel driver.
Abstract translation: 线路终端器存放在用户线路和ISDN测试交换机之间。 线路终端器包括用于将用户信息和信令类型信息发送到ISDN测试交换机的线路驱动器（10），用于向窄带接口单元供电并通过反转功率的极性来控制窄频带接口单元， 用于分别向LT控制单元（2）向时间分配开关发送用户信息和信令方法信息的U型收发器（20），用于与U控制单元执行数据通信的D信道驱动器（30） 使用HDLC循环方法并将处理的信息发送到LT控制器（2）的处理器接口单元（40），用于控制D通道驱动器的I / O信息。
-
公开(公告)号：KR100140783B1
公开(公告)日：1998-07-01
申请号：KR1019950006913
申请日：1995-03-29
IPC: H04L12/28
Abstract: 본 발명은 ATM 교환기 중계선의 특정서비스 조정기능의 관리방법에 관한 것으로, ATM 교환기의 중계선에서 사용되는 특정서비스 조정기능의 설계 및 효율적인 관리 방법을 제공하기 위하여, 중계선 신호를 담당하는 기능블럭들로부터 신호를 수신하여 각 기능별 처리로 분배하는 제1 단계(100); 상기 중계선 정합 모듈부(11)의 광대역 중계선 신호 정합 기능블럭(BTSIF)(36)으로부터 수신된 링크의 연결, 해제에 관련된 기능을 수행하는 제2 단계(200); 상기 엑세스 스위칭 제어 모듈부(ASCM)(13)의 메시지 전달 기능블럭(BTMTF)으로부터 수신된 신호 링크의 활성화, 비활성화, 복구 처리 기능을 수행하는 제3단계(300); 및 상기 중계선 정합 모듈부(11)의 공대역 중계선 운용 유지보수 기능블럭(BTOMF)(39)으로부터 수신된 운용 유지보수에 관련되처리 긴능을 수행하는 제4단계(400)를 포함하여 특수서비스 조정기능의 관리방법을 가능하게 되며, 또한 종합 정보통신망의 조기구축을 가능하게 하는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
74
records
(took 0.023 seconds)
