积和运算器、逻辑运算器件、神经形态器件及积和运算方法

    公开(公告)号:CN113261005B

    公开(公告)日:2025-01-14

    申请号:CN201980079429.5

    申请日:2019-01-09

    Abstract: 本发明提供一种积和运算器,其具备:多个积运算部,其将与输入值对应的输入信号乘以权重,生成输出信号,并输出所述输出信号;电流检测部,其在从根据所述输入信号的输入的向所述积运算部的寄生电容的充电引起的第一过渡响应收敛且成为恒定状态的时间到产生根据所述输入信号的输入的来自所述积运算部的寄生电容的放电引起的第二过渡响应前的时间,从所述输入信号以规定的时间延迟检测多个所述积运算部输出的电流,然后,执行以一定时间间隔检测多个所述积运算部输出的电流的电流检测处理;和运算部,其基于所述电流检测部每所述一定时间间隔检测的电流,对与所述输出信号的总和关联的值进行运算。

    磁畴壁移动元件和磁记录阵列
    33.
    发明公开

    公开(公告)号:CN116867350A

    公开(公告)日:2023-10-10

    申请号:CN202310857530.7

    申请日:2020-02-20

    Abstract: 本发明提供磁畴壁移动元件和磁记录阵列。本实施方式的磁畴壁移动型磁记录元件包括:第一铁磁性层、磁记录层、非磁性层以及第一电极和第二电极,第一电极包含磁化取向在与第一铁磁性层的磁化的朝向不同的方向的磁性体,磁记录层具有:与第一电极及第一铁磁性层在第一方向上重叠的第一区域;与第二电极及第一铁磁性层在第一方向上重叠的第二区域;以及被第一区域和第二区域夹着的第三区域,第一区域的与第一电极对置的第一部分的面积比第二区域的与第二电极对置的第二部分的面积大,第一铁磁性层在第一方向上与第一电极和第二电极的一部分重叠。本发明中电阻变化幅度大。

    磁畴壁移动元件、磁记录阵列和半导体装置

    公开(公告)号:CN113366662B

    公开(公告)日:2023-08-29

    申请号:CN202080010360.3

    申请日:2020-05-15

    Abstract: 本实施方式的磁畴壁移动元件包括:第1铁磁性层;向第2方向延伸、能够进行磁记录的第2铁磁性层;非磁性层;以及具有第1中间层的第1导电部和具有第2中间层的第2导电部,所述第1中间层在第1方向上被与所述第2铁磁性层相接表现第1磁化方向的第1磁化区域和表现与所述第1磁化方向不同的第2磁化方向的第2磁化区域夹持,所述第2中间层在所述第1方向上被与所述第2铁磁性层相接表现所述第2磁化方向的第3磁化区域和表现所述第1磁化方向的第4磁化区域夹持,在沿着所述第1方向和所述第2方向的截断面,所述第1磁化区域的面积比所述第2磁化区域的面积大,所述第3磁化区域的面积比所述第4磁化区域的面积小。

    积和运算器、神经形态器件及积和运算器的使用方法

    公开(公告)号:CN111512312B

    公开(公告)日:2023-08-18

    申请号:CN201880084232.6

    申请日:2018-12-12

    Inventor: 柴田龙雄

    Abstract: 本发明提供在应用于神经网络的情况下,能够抑制偏置项用元件的故障时的神经网络的性能降低的积和运算器。积和运算器(1)具备积运算部(10)、和运算部(11),积运算部(10)具备多个可变输入用积运算元件(10A1A)、(10A1B);多个固定输入用积运算元件(10A2A)、(10A2B)。多个可变输入用积运算元件(10A1A)、(10A1B)及多个固定输入用积运算元件(10A2A)、(10A2B)各自为电阻变化元件。积和运算器(1)具备:相对于多个可变输入用积运算元件输入可变信号的可变输入部(121A)、(121B);相对于多个固定输入用积运算元件(10A2A)、(10A2B)与上述可变信号同步地输入给定的信号的固定输入部(122A)、(122B)。和运算部(11)具备检测来自多个可变输入用积运算元件(10A1A)、(10A1B)的输出及来自多个固定输入用积运算元件(10A2A)、(10A2B)的输出的合计值的输出检测器(11A)。

    积和运算器、神经形态器件及积和运算器的使用方法

    公开(公告)号:CN111512313B

    公开(公告)日:2023-07-18

    申请号:CN201880084233.0

    申请日:2018-12-12

    Inventor: 柴田龙雄

    Abstract: 本发明提供在应用于神经网络的情况下,能够抑制大幅损坏神经网络的性能的可能性的积和运算器、神经形态器件及积和运算器的使用方法。积和运算器(1)具备积运算部(10)、和运算部(11),积运算部(10)具备多个积运算元件(10AA)~(10AC),多个积运算元件(10AA)~(10AC)各自为电阻变化元件。和运算部(11)具备检测来自多个积运算元件(10AA)~(10AC)的输出的合计值的输出检测器(11A),上述电阻变化元件具备熔断部(AC1),熔断部(AC1)在来自上述电阻变化元件的输出电流增加的故障产生于该电阻变化元件的情况下断线。

    储备池元件和神经形态元件

    公开(公告)号:CN110895952B

    公开(公告)日:2023-07-18

    申请号:CN201910858696.4

    申请日:2019-09-11

    Abstract: 本发明的一个方式的储备池元件包括:第1铁磁性层;相对于上述第1铁磁性层位于第1方向,且在从上述第1方向俯视时彼此隔着间隔地配置的多个第2铁磁性层;和位于上述第1铁磁性层与上述多个第2铁磁性层之间的非磁性层。

    磁元件及磁记录阵列
    38.
    发明公开

    公开(公告)号:CN114051655A

    公开(公告)日:2022-02-15

    申请号:CN202080047617.2

    申请日:2020-07-03

    Abstract: 本实施方式的磁元件(100)具备:配线层(10),其沿第一方向(x)延伸,包含铁磁性体;以及非磁性层(20),其相对于所述配线层沿第二方向(z)层叠,所述配线层在与所述第一方向正交的切割面上,具有相对于所述第二方向倾斜的侧面(11),所述侧面具有一个以上的相对于所述第二方向的倾斜角不连续的弯曲点(B1),隔着所述弯曲点中的、处于距所述非磁性层远的位置的第一弯曲点,距所述非磁性层远的第一倾斜面(11A)的所述倾斜角(θ1)比接近所述非磁性层的第二倾斜面(11B)的所述倾斜角(θ2)小。

    磁畴壁移动元件、磁记录阵列和半导体装置

    公开(公告)号:CN113366662A

    公开(公告)日:2021-09-07

    申请号:CN202080010360.3

    申请日:2020-05-15

    Abstract: 本实施方式的磁畴壁移动元件包括:第1铁磁性层;向第2方向延伸、能够进行磁记录的第2铁磁性层;非磁性层;以及具有第1中间层的第1导电部和具有第2中间层的第2导电部,所述第1中间层在第1方向上被与所述第2铁磁性层相接表现第1磁化方向的第1磁化区域和表现与所述第1磁化方向不同的第2磁化方向的第2磁化区域夹持,所述第2中间层在所述第1方向上被与所述第2铁磁性层相接表现所述第2磁化方向的第3磁化区域和表现所述第1磁化方向的第4磁化区域夹持,在沿着所述第1方向和所述第2方向的截断面,所述第1磁化区域的面积比所述第2磁化区域的面积大,所述第3磁化区域的面积比所述第4磁化区域的面积小。

Patent Agency Ranking