公开(公告)号：JP4879307B2

公开(公告)日：2012-02-22

申请号：JP2009241873

申请日：2009-10-20

Applicant: アルテラ コーポレイションAltera Corporation

Inventor： チャールズ， ダブリュー．， ジュニア クーラック， ,  トーマス， エル． ドラベンストット， ,  エドウィン， エフ． バリー， ,  ジェラルド， ジー． ペカネック，

IPC: G06F15/80 ,  G06F9/30 ,  G06F9/318 ,  G06F9/32 ,  G06F9/38 ,  G06F15/16

CPC classification number: G06F9/30094 ,  G06F9/30036 ,  G06F9/30072 ,  G06F9/30181 ,  G06F9/3842 ,  G06F9/3885 ,  G06F9/3887 ,  G06F9/3891 ,  G06F15/8007

公开(公告)号：JP4856848B2

公开(公告)日：2012-01-18

申请号：JP2003535060

申请日：2002-10-10

Applicant: アルテラ コーポレイションAltera Corporation

Inventor： ヴィーンストラ，ケリー ,  リー，アンディー，エル ,  ンゴ，ニン，デー

IPC: G06F11/10 ,  G06F11/22 ,  G01R31/28 ,  G06F11/00 ,  G06F11/08 ,  H03K19/173 ,  H03K19/177

CPC classification number: H03K19/17764 ,  G06F11/1004

公开(公告)号：JP2011528196A

公开(公告)日：2011-11-10

申请号：JP2011517524

申请日：2009-07-07

Applicant: アルテラ コーポレイションAltera Corporation

Inventor： プーヤン コーシュクホー， ,  ステファニー トラン， ,  イェン−フー リン， ,  グー リン，

IPC: H03K19/177 ,  H01L21/82

CPC classification number: H01L23/5382 ,  H01L23/50 ,  H01L24/06 ,  H01L2224/0401 ,  H01L2224/05553 ,  H01L2224/81801 ,  H01L2924/01004 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01076 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/3025 ,  H03K19/0175

Abstract: A circuit can include a module having signal pads that are configurable to route signals between the circuit and at least one external device. The module can also have unused pads that are interleaved between the signal pads. A circuit can include a module having signal pads that are configurable to route varying signals between the circuit and at least one external device. The module can also have voltage pads that are configurable to route substantially constant voltages between at least one external device and the circuit. The signal pads can be interleaved between the voltage pads. A module with one or more of these features can achieve ideal performance in both wire bond and flip chip packages with the flexibility of setting a different input/output utilization percentage within the module.

公开(公告)号：JP4799052B2

公开(公告)日：2011-10-19

申请号：JP2005163354

申请日：2005-06-02

Applicant: アルテラ コーポレイションAltera Corporation

Inventor： パーク ジョナサン

IPC: H03K19/177

CPC classification number: H03K19/17796

公开(公告)号：JP2011142663A

公开(公告)日：2011-07-21

申请号：JP2011038162

申请日：2011-02-24

Applicant: Altera Corp ,  アルテラ コーポレイションAltera Corporation

Inventor： PRAKASH ADITYO ,  PRAKASH ENIKO F

IPC: H04N7/32 ,  H04N7/26 ,  H04N7/36 ,  H04N7/46 ,  H04N7/50

CPC classification number: H04N19/59 ,  H04N19/107 ,  H04N19/12 ,  H04N19/17 ,  H04N19/196 ,  H04N19/46 ,  H04N19/507 ,  H04N19/51 ,  H04N19/52 ,  H04N19/61 ,  H04N19/80

Abstract: PROBLEM TO BE SOLVED: To encode (and decode) video data exhibiting increased compression efficiency, reduced overhead and smaller encoded bitstreams. SOLUTION: A corresponding encoder can produce an encoded bitstream with a greatly reduced overhead. The production process is performed by encoding a reference frame (102) based on structural information inherent to the image (e.g., image segmentation, geometry, color and/or brightness), and then predicting other frames relative to the structural information. Typically, the detail of a predicted frame would include kinetic information (e.g., segment motion data and/or associated residues representing information in previously occluded areas and/or inexact matches and appearance of new information, or portion of the segment evolution that is not captured by motion itself, and the like). COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：编码（和解码）显示出增加的压缩效率，减少的开销和较小的编码比特流的视频数据。 解决方案：相应的编码器可以大大减少开销产生编码比特流。 通过基于图像固有的结构信息（例如，图像分割，几何图形，颜色和/或亮度）对参考帧（102）进行编码，然后相对于结构信息预测其他帧来执行制作过程。 通常，预测帧的细节将包括动态信息（例如，分段运动数据和/或表示先前遮挡的区域中的信息和/或不准确的匹配和新信息的出现的相关残留，或未捕获的段演变的部分 通过运动本身等）。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：JP4729333B2

公开(公告)日：2011-07-20

申请号：JP2005121750

申请日：2005-04-19

Applicant: アルテラ コーポレイションAltera Corporation

Inventor： エル． リー アンディー ,  ティモシー ベッツ ヴァウグン ,  マックリントック キャメロン ,  レーン クリス ,  レディー スリニヴァス ,  ルイス デイビッド ,  ジョンソン ブライアン ,  リベンティス ポール ,  クリフ リチャード

IPC: H01L21/82 ,  H03K19/173 ,  H03K19/177

CPC classification number: H03K19/17736 ,  H03K19/177 ,  H03K19/17732 ,  H03K19/1778 ,  H03K19/17796

公开(公告)号：JP2011087334A

公开(公告)日：2011-04-28

申请号：JP2011011466

申请日：2011-01-21

Applicant: Altera Corp ,  アルテラ コーポレイションAltera Corporation

Inventor： BETZ VAUGHN ,  ROSE JONATHAN

IPC: H01L21/82 ,  H03K19/177 ,  H03K17/693 ,  H03K19/173

CPC classification number: H03K19/17736 ,  H03K19/17704

Abstract: PROBLEM TO BE SOLVED: To provide an architecture of a programmable logic device that is optimized in terms of one or more selected operational parameters while minimizing impact on the remaining parameter.
SOLUTION: The programmable logic device is composed of one or more function blocks and a plurality of groups of interconnection resources, each selected type of group is connected to one or more function blocks through a program, at least a first number of one type of interconnection resource is optimized for a first operational parameter of the programmable logic device, and a second number of the same type of interconnection resources is optimized for a second operational parameter. For example, the operational parameter may include speed, area, electric power, reliability, and a degree of freedom.
COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：提供可编程逻辑器件的架构，其根据一个或多个所选择的操作参数进行优化，同时最小化对剩余参数的影响。 解决方案：可编程逻辑器件由一个或多个功能块和多组互连资源组成，每个所选择的组的类型通过程序连接到一个或多个功能块，至少第一个数量的一个 为可编程逻辑器件的第一操作参数优化互连资源的类型，并且为第二操作参数优化相同类型的互连资源的第二数量。 例如，操作参数可以包括速度，面积，电力，可靠性和自由度。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：JP4637790B2

公开(公告)日：2011-02-23

申请号：JP2006146010

申请日：2006-05-25

Applicant: アルテラ コーポレイションAltera Corporation

Inventor： リーバー アンドリュー ,  ヒュン ウェイ−ジェン ,  シューマレイブ サーゲイ ,  シュライカー ジェームズ ,  パーク ジム ,  ダブリュー メンデル ディビッド ,  ンガイ トニー ,  ジェイ カザリアン ピーター ,  マルリ ビクター ,  ペダースン ブルース ,  ハットン マイケル ,  パテル ラケシュ

IPC: H03K19/177 ,  H03K19/173

CPC classification number: H03K19/17736 ,  H03K19/1737 ,  H03K19/17728 ,  H03K19/17744

公开(公告)号：JP4621215B2

公开(公告)日：2011-01-26

申请号：JP2007010029

申请日：2007-01-19

Applicant: アルテラ コーポレイションAltera Corporation

Inventor： バーニー アリ ,  グエン カイ ,  サン キアカン ,  シャラグラ サンジェイ ,  ティハック ジェフリー

IPC: H03K19/173 ,  H03K19/0175

CPC classification number: H03K19/17744

公开(公告)号：JP4551517B2

公开(公告)日：2010-09-29

申请号：JP37611399

申请日：1999-11-30

Applicant: アルテラ コーポレイションAltera Corporation

Inventor： メジア マニュエル

IPC: G06F3/00 ,  H01L21/82 ,  H01L21/822 ,  H01L27/04 ,  H03K19/003

CPC classification number: H03K19/003