公开(公告)号：TWI313818B

公开(公告)日：2009-08-21

申请号：TW094110246

申请日：2005-03-31

Applicant: 富士通微電子股份有限公司 FUJITSU MICROELECTRONICS LIMITED

Inventor： 谷口和也 TANIGUCHI, KAZUYA ,  西井敏幸 NISHII, TOSHIYUKI ,  水野浩道 MIZUNO, HIROMICHI ,  寺澤努 TERAZAWA, TSUTOMU

IPC: G06F

CPC classification number: G06F13/405

Abstract: 本發明設有可緩衝同步電路與非同步電路間之資料傳送之緩衝器電路,及其控制方法。本發明亦設有使用於緩衝器電路之可控制同步記憶體電路及非同步電路間之資料傳送的介面電路,及其控制方法。插置於影像處理系統及主要系統間之資料緩衝器電路包括1埠隨機存取記憶體(RAM)、控制信號產生區段、後續週期位址產生區段、及第一選擇器。第一選擇器可於對1埠RAM之存取係為寫入存取時,選擇性地輸出目前週期位址至1埠RAM之位址,並可於對1埠RAM之存取係為讀取存取時,選擇性地輸出後續週期位址至1埠RAM之位址。

Abstract in simplified Chinese: 本发明设有可缓冲同步电路与异步电路间之数据发送之缓冲器电路,及其控制方法。本发明亦设有使用于缓冲器电路之可控制同步内存电路及异步电路间之数据发送的界面电路,及其控制方法。插置于影像处理系统及主要系统间之数据缓冲器电路包括1端口随机存取内存(RAM)、控制信号产生区段、后续周期位址产生区段、及第一选择器。第一选择器可于对1端口RAM之存取系为写入存取时,选择性地输出目前周期位址至1端口RAM之位址,并可于对1端口RAM之存取系为读取存取时,选择性地输出后续周期位址至1端口RAM之位址。

公开(公告)号：TWI312609B

公开(公告)日：2009-07-21

申请号：TW095118451

申请日：2006-05-24

Applicant: 富士通微電子股份有限公司 FUJITSU MICROELECTRONICS LIMITED

Inventor： 稻富研一 INATOMI, KOICHI

IPC: H02M

CPC classification number: H02M3/1563

Abstract: 本發明包括一個藉著切換來控制DC-DC變換器之主切換元件的正反器電路及一個連接到該正反器電路之設定端的振盪電路。該振盪電路輸出一個在該DC-DC變換器處於一個在停止狀態與穩定運作狀態之間的轉態狀態時根據在該DC-DC變換器之輸出電壓値上之增加與減少來在振盪頻率上逐漸增加與減少的振盪訊號。在輸出電壓逐漸上升與逐漸降低的處理中,該振盪訊號的振盪頻率逐漸上升與逐漸降低,一個時間間隔被延展,該主切換元件是在該時間間隔被設定成導通狀態。無過多的電力被供應到該輸出電壓,且該輸出電壓能夠具有平順的斜坡波形。

Abstract in simplified Chinese: 本发明包括一个借着切换来控制DC-DC变换器之主切换组件的正反器电路及一个连接到该正反器电路之设置端的振荡电路。该振荡电路输出一个在该DC-DC变换器处于一个在停止状态与稳定运作状态之间的转态状态时根据在该DC-DC变换器之输出电压値上之增加与减少来在振荡频率上逐渐增加与减少的振荡信号。在输出电压逐渐上升与逐渐降低的处理中,该振荡信号的振荡频率逐渐上升与逐渐降低,一个时间间隔被延展,该主切换组件是在该时间间隔被设置成导通状态。无过多的电力被供应到该输出电压,且该输出电压能够具有平顺的斜坡波形。

公开(公告)号：TWI312515B

公开(公告)日：2009-07-21

申请号：TW095120834

申请日：2006-06-12

Applicant: 富士通微電子股份有限公司 FUJITSU MICROELECTRONICS LIMITED

Inventor： 江渡聰 ETO, SATOSHI

IPC: G11C

CPC classification number: G11C11/406 ,  G11C11/40603 ,  G11C11/40618

Abstract: 一種動態半導體記憶體具有多數個記憶體區塊與一記憶體核心,每個記憶體區塊具有一感測放大器、且該記憶體核心係形成自位在連接至該感測放大器的多數個字線與多數個位元線之間的交叉點的記憶體晶胞。該等記憶體區塊,藉由選擇每一字線並藉由同時啓動該等連接至所選字線的記憶體晶胞,被該感測放大器連續地復新。該動態半導體記憶體具有一第一復新計數器其輸出一第一內部復新候選位址、及一第二復新計數器其輸出一不同於該第一內部復新候選位址的第二內部復新候選位址。當一外部存取位址與該第一內部復新候選位址一致時,一復新操作係開始從該第二內部復新候選位址來執行。

Abstract in simplified Chinese: 一种动态半导体内存具有多数个内存区块与一内存内核,每个内存区块具有一传感放大器、且该内存内核系形成自位在连接至该传感放大器的多数个字线与多数个比特线之间的交叉点的内存晶胞。该等内存区块,借由选择每一字线并借由同时启动该等连接至所选字线的内存晶胞,被该传感放大器连续地复新。该动态半导体内存具有一第一复新计数器其输出一第一内部复新候选位址、及一第二复新计数器其输出一不同于该第一内部复新候选位址的第二内部复新候选位址。当一外部存取位址与该第一内部复新候选位址一致时,一复新操作系开始从该第二内部复新候选位址来运行。

公开(公告)号：TW200931590A

公开(公告)日：2009-07-16

申请号：TW097138889

申请日：2008-10-09

Applicant: 富士通微電子股份有限公司 FUJITSU MICROELECTRONICS LIMITED

Inventor： 金永奭 KIM, YOUNG SUK

IPC: H01L

CPC classification number: H01L29/66636 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/7834 ,  H01L29/7848

Abstract: 一種半導體裝置應用應力技術且在它裡面之由矽化所引起的漏電流能夠被抑制。一個閘極電極是形成在一個由一形成於一半導體基體中之隔離區域所界定的元件區域之上。一閘極絕緣薄膜在該半導體基體與該元件區域之間。延伸區域與源極/汲極區域是形成在該元件區域中於該閘極電極兩側。此外,一個在晶格常數上與該半導體基體不同的半導體層被形成與該隔離區域的至少部份分隔。藉由如此做,縱使一矽化物層被形成,毛刺接近隔離區域的形成被抑制。據此,由如此之毛刺所引起的漏電流能夠被抑制。

Abstract in simplified Chinese: 一种半导体设备应用应力技术且在它里面之由硅化所引起的漏电流能够被抑制。一个闸极电极是形成在一个由一形成于一半导体基体中之隔离区域所界定的组件区域之上。一闸极绝缘薄膜在该半导体基体与该组件区域之间。延伸区域与源极/汲极区域是形成在该组件区域中于该闸极电极两侧。此外,一个在晶格常数上与该半导体基体不同的半导体层被形成与该隔离区域的至少部份分隔。借由如此做,纵使一硅化物层被形成,毛刺接近隔离区域的形成被抑制。据此,由如此之毛刺所引起的漏电流能够被抑制。

公开(公告)号：TW200929496A

公开(公告)日：2009-07-01

申请号：TW097141351

申请日：2008-10-28

Applicant: 富士通微電子股份有限公司 FUJITSU MICROELECTRONICS LIMITED

Inventor： 羽根田雅希 HANEDA, MASAKI ,  砂山理江 SUNAYAMA, MICHIE ,  清水紀嘉 SHIMIZU, NORIYOSHI ,  大塚信幸 OHTSUKA, NOBUYUKI ,  中尾嘉幸 NAKAO, YOSHIYUKI ,  田平貴裕 TABIRA, TAKAHIRO

IPC: H01L

Abstract: 一種半導體裝置包括一半導體基材,設於上述半導體基材上方的一含氧絕緣膜,設於上述絕緣膜中的一凹狀部,設於上述凹狀部之內壁上的一含銅第一膜,設於上述第一膜上方且填充上述凹狀部的一含銅第二膜,及設於上述第一膜及上述第二膜之間的一含錳氧化物層。更且,藉電鍍方法及接著於溫度80℃至120℃下執行短時間的熱處理,一銅互連形成於上述結構上。

Abstract in simplified Chinese: 一种半导体设备包括一半导体基材,设于上述半导体基材上方的一含氧绝缘膜,设于上述绝缘膜中的一凹状部,设于上述凹状部之内壁上的一含铜第一膜,设于上述第一膜上方且填充上述凹状部的一含铜第二膜,及设于上述第一膜及上述第二膜之间的一含锰氧化物层。更且,藉电镀方法及接着于温度80℃至120℃下运行短时间的热处理,一铜互连形成于上述结构上。

公开(公告)号：TW200929210A

公开(公告)日：2009-07-01

申请号：TW097140317

申请日：2008-10-21

Applicant: 富士通微電子股份有限公司 FUJITSU MICROELECTRONICS LIMITED

Inventor： 藤岡伸也 FUJIOKA, SHINYA

IPC: G11C

CPC classification number: G11C11/406 ,  G11C11/40603 ,  G11C11/40615

Abstract: 提供一種半導體記憶體,該半導體記憶體包括一記憶體核心其包括多數記憶體胞元;一刷新(refresh)產生單元其產生用於刷新該記憶體胞元之一刷新請求;一核心控制單元其係回應於一存取請求而執行存取操作;一潛伏期判定單元其於一晶片致能信號之活化與該刷新請求間起衝突時活化一潛伏期延長信號,及其回應於該晶片致能信號之去活化而去活化該潛伏期延長信號;一潛伏期輸出緩衝器其係輸出該潛伏期延長信號;以及一資料控制單元其係於該潛伏期延長信號活化期間,將一潛伏期由該存取請求改成資料傳輸至一資料終端。

Abstract in simplified Chinese: 提供一种半导体内存,该半导体内存包括一内存内核其包括多数内存胞元;一刷新(refresh)产生单元其产生用于刷新该内存胞元之一刷新请求;一内核控制单元其系回应于一存取请求而运行存取操作;一潜伏期判定单元其于一芯片致能信号之活化与该刷新请求间起冲突时活化一潜伏期延长信号,及其回应于该芯片致能信号之去活化而去活化该潜伏期延长信号;一潜伏期输出缓冲器其系输出该潜伏期延长信号;以及一数据控制单元其系于该潜伏期延长信号活化期间,将一潜伏期由该存取请求改成数据传输至一数据终端。

公开(公告)号：TWI311348B

公开(公告)日：2009-06-21

申请号：TW095122688

申请日：2006-06-23

Applicant: 富士通微電子股份有限公司 FUJITSU MICROELECTRONICS LIMITED

Inventor： 西村隆雄 NISHIMURA, TAKAO ,  熊谷欣一 KUMAGAYA, YOSHIKAZU ,  高島晃 TAKASHIMA, AKIRA ,  中村公一 NAKAMURA, KOUICHI ,  合葉和之 AIBA, KAZUYUKI

IPC: H01L

CPC classification number: H01L23/3128 ,  H01L21/563 ,  H01L23/49811 ,  H01L23/49833 ,  H01L24/13 ,  H01L24/17 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L25/0657 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05568 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/05666 ,  H01L2224/05684 ,  H01L2224/1134 ,  H01L2224/13027 ,  H01L2224/13099 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/14 ,  H01L2224/1411 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17107 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73265 ,  H01L2224/81193 ,  H01L2224/81194 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2225/06558 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/10329 ,  H01L2924/12041 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19042 ,  H01L2924/30107 ,  H01L2924/351 ,  H01L2924/3841 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/00015 ,  H01L2224/05541 ,  H01L2224/05005

Abstract: 一半導體裝置包括一種半導體元件,該半導體元件具有一外部連接端子襯墊被提供的主表面。該半導體元件係經由被提供於該外部連接端子襯墊上的數個凸形的外部連接端子與一連接構件而被連接至於一支持板上的傳導層;以及該連接構件通常覆蓋該等凸形的外部連接端子。

Abstract in simplified Chinese: 一半导体设备包括一种半导体组件,该半导体组件具有一外部连接端子衬垫被提供的主表面。该半导体组件系经由被提供于该外部连接端子衬垫上的数个凸形的外部连接端子与一连接构件而被连接至于一支持板上的传导层;以及该连接构件通常覆盖该等凸形的外部连接端子。

公开(公告)号：TWI311008B

公开(公告)日：2009-06-11

申请号：TW094114883

申请日：2005-05-09

Applicant: 富士通微電子股份有限公司 FUJITSU MICROELECTRONICS LIMITED

Inventor： 清水勝哉 SHIMIZU, KATSUYA ,  木下浩子 KINOSHITA, HIROKO

IPC: H03K

CPC classification number: G06F1/3203 ,  Y02D10/126

Abstract: 一種用於檢測一個脈衝信號自一個作為運作監視目標之振盪器之輸出端之輸出且當該脈衝信號在一段預定時間中未被檢測時輸出一個電力消耗減少信號的電力消耗控制裝置,包括被串聯連接且具有連接至該輸出端之閘極的一個p-型電晶體和一個n-型電晶體,及用於檢測一個流過該p-型電晶體與n-型電晶體之通過電流的檢測裝置,而且當該通過電流在一段預定時間未被檢測時輸出一個電力消耗減少信號。

Abstract in simplified Chinese: 一种用于检测一个脉冲信号自一个作为运作监视目标之振荡器之输出端之输出且当该脉冲信号在一段预定时间中未被检测时输出一个电力消耗减少信号的电力消耗控制设备,包括被串联连接且具有连接至该输出端之闸极的一个p-型晶体管和一个n-型晶体管,及用于检测一个流过该p-型晶体管与n-型晶体管之通过电流的检测设备,而且当该通过电流在一段预定时间未被检测时输出一个电力消耗减少信号。

公开(公告)号：TWI310605B

公开(公告)日：2009-06-01

申请号：TW095114695

申请日：2006-04-25

Applicant: 富士通微電子股份有限公司 FUJITSU MICROELECTRONICS LIMITED

Inventor： 吉本和浩 YOSHIMOTO, KAZUHIRO ,  下別府祐三 SHIMOBEPPU, YUZO ,  手代木和雄 TESHIROGI, KAZUO ,  新城嘉昭 SHINJO, YOSHIAKI

IPC: H01L

CPC classification number: H01L27/14618 ,  H01L27/14636 ,  H01L27/14683 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2924/00014

Abstract: 一種半導體裝置,包含一具有一形成有一光接收元件之主要表面的半導體基板;一設於該半導體基板之主要表面上之光接收元件區域周圍的凸出部;一設於該半導體基板之主要表面上的凸出部之外周圍的黏性材料層;及一被該凸出部所支撐且藉由該黏性材料層固定在該光接收元件之上的透明板。

Abstract in simplified Chinese: 一种半导体设备,包含一具有一形成有一光接收组件之主要表面的半导体基板;一设于该半导体基板之主要表面上之光接收组件区域周围的凸出部;一设于该半导体基板之主要表面上的凸出部之外周围的黏性材料层;及一被该凸出部所支撑且借由该黏性材料层固定在该光接收组件之上的透明板。

公开(公告)号：TWI309421B

公开(公告)日：2009-05-01

申请号：TW095135173

申请日：2006-09-22

Applicant: 富士通微電子股份有限公司 FUJITSU MICROELECTRONICS LIMITED

Inventor： 小澤秀清 OZAWA, HIDEKIYO ,  中村享 NAKAMURA, TORU

IPC: G11C

CPC classification number: G11C5/14 ,  Y10T307/707

Abstract: 為提供一種能夠設定與調整彈性地對應一來自外部之指令的輸出電壓之電壓値的電源供應器單元之控制電路、電源供應器單元及其控制方法,一用於將輸入自外部的第一電壓設定資訊調整到實際電壓資訊的電壓調整部分被提供、並且該電源供應器單元之輸出電壓的電壓値係根據輸出自該電壓調整部分的實際電壓資訊來控制。即使有關依照至一為供應目標的外部裝置之輸出電壓所設定之電壓設定的資訊不同於實際必要電壓値,藉由彈性地調整該實際電壓資訊,輸入自外部的第一電壓設定資訊使一希望的輸出電壓能夠被建立。

Abstract in simplified Chinese: 为提供一种能够设置与调整弹性地对应一来自外部之指令的输出电压之电压値的电源供应器单元之控制电路、电源供应器单元及其控制方法,一用于将输入自外部的第一电压设置信息调整到实际电压信息的电压调整部分被提供、并且该电源供应器单元之输出电压的电压値系根据输出自该电压调整部分的实际电压信息来控制。即使有关依照至一为供应目标的外部设备之输出电压所设置之电压设置的信息不同于实际必要电压値,借由弹性地调整该实际电压信息,输入自外部的第一电压设置信息使一希望的输出电压能够被创建。