データ送信補助方法
    41.
    发明专利

    公开(公告)号:JP2017098939A

    公开(公告)日:2017-06-01

    申请号:JP2016174648

    申请日:2016-09-07

    Abstract: 【課題】データ交換に失敗した場合に対応する補助方法であって、ミドルウェア・サーバを追加設置して、ミドルウェア・サーバを介して複数のユーザ間においてネットワーク情報を交換するデータ送信補助方法を提供する。 【解決手段】第一クライアントが、第一ルータの甲一ポートを介し、第二クライアントが、第二ルータの乙一ポートを介して、UPnP方式によって行なったデータ交換が失敗に終わると、第一クライアントは、第一ルータの甲二ポートによって、第二クライアントは、第二ルータの乙二ポートによって、それぞれミドルウェア・サーバに対してネットワーク通信を実行する。第一クライアントは、第一ルータの甲三ポートによって、第二クライアントは、第二ルータの乙三ポートによって、それぞれネットワーク通信のモニタリングを実行する。 【選択図】図1

    セキュリティ誘導装置及びその実行方法
    42.
    发明专利
    セキュリティ誘導装置及びその実行方法 有权
    安全指导手段及其执行方法

    公开(公告)号:JP2015095252A

    公开(公告)日:2015-05-18

    申请号:JP2014003407

    申请日:2014-01-10

    Abstract: 【課題】セキュリティ誘導装置及びその方法を提供する。 【解決手段】本発明に係るセキュリティ誘導装置及びその方法は、主に集積回路モジュールと、サーバとを利用して構成されたセキュリティ認証であって、集積回路モジュールが演算法または当時の時刻に基づいてネットワーク位置を生成すると共に、電気設備に挿入した後に、模擬キーボード方式で電気設備がネットワーク位置を開始するように制御し、また前記ネットワーク位置のサーバが相対認証方式を使用してネットワーク位置の合法性の有無及びネットワーク位置に対応する情報を提供する必要の有無を確認する。 【選択図】図2

    Abstract translation: 要解决的问题:提供安全引导装置及其方法。解决方案:安全引导装置及其执行方法主要使用集成电路模块和服务器进行安全认证。 集成电路模块基于算法或相应的当前时间生成网络位置,并且当集成电路模块插入到电气设施中时,通过虚拟键盘系统控制电气设施来实现网络位置。 然后,网络位置的服务器使用相对验证系统来验证网络位置是否合法,以及是否需要提供与网络位置相对应的信息。

    Chip package structure
    45.
    发明专利
    Chip package structure 审中-公开
    芯片包装结构

    公开(公告)号:JP2007266025A

    公开(公告)日:2007-10-11

    申请号:JP2006084870

    申请日:2006-03-27

    Inventor: SHU HINKA

    Abstract: PROBLEM TO BE SOLVED: To provide a chip package that has improved heat radiation properties, and can reduce costs and thickness and improve heat-resistant stress. SOLUTION: The chip package comprises: a thin-film substrate 210 that has a groove 211, and comprises a pattern metal core layer 212 and surface dielectric layers 215, 216, where a plurality of internal fingers 213 and a plurality of pads 214 for circumscription are formed on the pattern metal core layer 212, and the internal finger 213 is arranged at the periphery of the groove 211; a chip 220 for forming a plurality of electrode edges 223 on an active surface 221, and adhering the active surface 221 to the thin-film substrate 210 when the electrode edges 223 are arranged toward the inside of the groove 211; a plurality of bonding wires 230 that are passed through the groove 211 and connect the electrode edge 223 and the internal finger 213 electrically; and a sealing body 240 that is formed on the thin-film substrate 210 and in the groove 211, and seals the chip 220 and the bonding wire 230. COPYRIGHT: (C)2008,JPO&INPIT

    Abstract translation: 要解决的问题:提供具有改善的散热性能的芯片封装,并且可以降低成本和厚度并提高耐热应力。 解决方案:芯片封装包括:薄膜基板210,其具有凹槽211,并且包括图案金属芯层212和表面电介质层215,216,其中多个内指213和多个焊盘 在图案金属芯层212上形成用于限制的214,并且内指213布置在凹槽211的周边; 用于在活性表面221上形成多个电极边缘223的芯片220,并且当电极边缘223朝向凹槽211的内侧布置时,将活性表面221粘附到薄膜基板210; 多个接合线230穿过槽211并电连接电极边缘223和内部指状物213; 以及密封体240,其形成在薄膜基板210和凹槽211中,并且密封芯片220和接合线230.版权所有(C)2008,JPO&INPIT

    Chip lamination method for inhibiting separation between chips
    46.
    发明专利
    Chip lamination method for inhibiting separation between chips 审中-公开
    用于抑制CHIPS之间分离的芯片层压方法

    公开(公告)号:JP2006295187A

    公开(公告)日:2006-10-26

    申请号:JP2006108804

    申请日:2006-04-11

    Abstract: PROBLEM TO BE SOLVED: To provide a chip lamination method for inhibiting separation between chips.
    SOLUTION: A substrate having multiple connecting pads is formed (step 1), and then, a first chip is set on the substrate (step 2). The first chip has a plurality of first bonding pads located on an active surface, and the first bonding pad and the substrate's connection pads are electrically connected (step 3). A liquid die attaching material is printed on the first active surface (step 4), and a defoaming operation will exclude minute air bubbles in the liquid die attaching material (step 5). After a primary annealing, the liquid die attaching material becomes half-cured and is formed into a compact adherent intermediary layer (step 6). A second chip is stacked to the first chip, and the compact adherent intermediary layer is used to stick the rear of the second chip that has multiple second bonding pads located on the active surface (step 7). A secondary annealing operation is carried out to cure up the compact adhesive intermediary layer.
    COPYRIGHT: (C)2007,JPO&INPIT

    Abstract translation: 要解决的问题:提供一种用于抑制芯片之间的分离的芯片层压方法。 形成具有多个连接焊盘的基板(步骤1),然后在基板上设置第一芯片(步骤2)。 第一芯片具有位于有源表面上的多个第一接合焊盘,并且第一焊盘和衬底的连接焊盘电连接(步骤3)。 在第一活性表面上印刷液体模具附着材料(步骤4),并且消泡操作将排除液体模具附着材料中的微小气泡(步骤5)。 在初级退火之后,液体模具附着材料变成半固化并形成紧密粘附中间层(步骤6)。 将第二芯片堆叠到第一芯片,并且使用紧密粘附中间层来粘贴位于有源表面上的具有多个第二接合焊盘的第二芯片的后部(步骤7)。 进行二次退火操作以固化紧密粘合剂中间层。 版权所有(C)2007,JPO&INPIT

    儲存裝置堆疊系統之執行方法
    48.
    发明专利
    儲存裝置堆疊系統之執行方法 审中-公开
    存储设备堆栈系统之运行方法

    公开(公告)号:TW201638790A

    公开(公告)日:2016-11-01

    申请号:TW104112552

    申请日:2015-04-20

    CPC classification number: G06F1/26 G06F1/266 G06F13/4027 G11C5/02

    Abstract: 一種儲存裝置堆疊系統之執行方法,係至少二儲存裝置相互堆疊之操作過程,首先主要儲存裝置連接外部交流電,接著該主要儲存裝置將取得外部交流電轉換為直流電,並電性導通該主要儲存裝置內之各零件,同時該主要儲存裝置連接外部網路,再由該主要儲存裝置電性連接將外部交流電傳遞至一輔助儲存裝置,最後該輔助儲存裝置將取得外部交流電轉換為直流電,並電性導通該輔助儲存裝置內之各零件,該主要儲存裝置資料通訊連接該輔助儲存裝置。

    Abstract in simplified Chinese: 一种存储设备堆栈系统之运行方法,系至少二存储设备相互堆栈之操作过程,首先主要存储设备连接外部交流电,接着该主要存储设备将取得外部交流电转换为直流电,并电性导通该主要存储设备内之各零件,同时该主要存储设备连接外部网络,再由该主要存储设备电性连接将外部交流电传递至一辅助存储设备,最后该辅助存储设备将取得外部交流电转换为直流电,并电性导通该辅助存储设备内之各零件,该主要存储设备数据通信连接该辅助存储设备。

Patent Agency Ranking