-
-
公开(公告)号：JP2015227850A
公开(公告)日：2015-12-17
申请号：JP2014114360
申请日：2014-06-02
Applicant: 富士通株式会社
Abstract: 【課題】高周波における導電率測定方法において、被測定導体板の導電率を容易に測定できる高周波導電率測定用装置を提供する。 【解決手段】高周波導電率測定用装置1は、第1の共振モードを誘起する第1の共振器2と、第1の共振器2との間に被測定導電板5を挟み、第1の共振モードと異なる第2の共振モードを誘起する第2の共振器3と、を有し、第1の共振モードと第2の共振モードを同時に測定する。 【選択図】図1
Abstract translation: 要解决的问题：提供一种高频电导率测量装置和高频电导率测量方法，其可以容易地测量在高频下测量的导体板的导电性。解决方案：高频电导率测量装置1具有第一 感应第一谐振模式的谐振器2和在第二谐振器3和第一谐振器2之间具有要测量的导电板5的第二谐振器3，并且引起与第一谐振模式不同的第二谐振模式。 同时测量第一共振模式和第二共振模式。
-
公开(公告)号：JP2020173676A
公开(公告)日：2020-10-22
申请号：JP2019075955
申请日：2019-04-11
Applicant: 富士通株式会社
IPC: G06F30/398 , H05K3/00 , G01N25/16 , G06F30/23
Abstract: 【課題】基板の反りの予測精度の向上を図ること。 【解決手段】情報処理装置101は、基板110の基板製造工程のうち、基板110に含まれる未硬化の熱硬化性樹脂の硬化速度が増加し始める温度点Aを特定する。情報処理装置101は、特定した温度点Aを解析開始点として、プロファイルデータ140を取得する。プロファイルデータ140は、基板110の基板製造工程の温度点Aから温度点Bまでの範囲における、基板110に与える温度の時間変化(実線部分141)と、基板110に与える圧力の時間変化(破線部分142)とを示す情報である。そして、情報処理装置101は、プロファイルデータ140に従って、基板110の熱応力解析を実行する。この際、情報処理装置101は、プリプレグ材113の物性値として、熱硬化性樹脂の硬化が完了した状態の粘弾性に関する実測値と、熱硬化性樹脂の硬化途中の状態の熱膨張係数に関する実測値とを用いる。 【選択図】図1
-
公开(公告)号：JP2020052914A
公开(公告)日：2020-04-02
申请号：JP2018184071
申请日：2018-09-28
Applicant: 富士通株式会社
IPC: G06F30/23 , H05K3/00 , G06F30/398
Abstract: 【課題】基板の反りの解析の精度向上を図ること。 【解決手段】情報処理装置100は、熱硬化中の温度範囲における熱硬化性樹脂の物性を示す実測値を、記憶部101に記憶する。熱硬化性樹脂は、例えば、プリプレグ材113に含まれる。情報処理装置100は、基板110の設計データを取得する。情報処理装置100は、熱硬化中の温度範囲についてのプロファイルデータを取得する。情報処理装置100は、取得した設計データと、取得したプロファイルデータとに基づいて、熱硬化中の温度範囲における熱硬化性樹脂の物性を示す実測値を用いて、熱硬化中の温度範囲における基板110についての熱応力解析を実施する。 【選択図】図1
-
公开(公告)号：JP2020013925A
公开(公告)日：2020-01-23
申请号：JP2018136036
申请日：2018-07-19
Applicant: 富士通株式会社
Abstract: 【課題】導電膜と誘電体膜とを積層した積層体を含む回路基板において、導電膜に接続される接続部の配置によらず、積層体を通過する経路のインピーダンスを低減させる。 【解決手段】回路基板は、基体の内部に設けられ、第1の導電膜、第2の導電膜、及び第1の導電膜と第2の導電膜の間に挟まれた誘電体膜を含む積層体と、第1の導電膜に接続された導電部と、を含む。第1の導電膜は、第1の導電膜の外縁から導電部との接続部の周辺に達するスリットを有する。 【選択図】図1
-
Patent Agency Ranking
公开(公告)号：JP2019179865A
公开(公告)日：2019-10-17
申请号：JP2018068804
申请日：2018-03-30
Applicant: 富士通株式会社
IPC: H05K3/46
Abstract: 【課題】キャパシタを内蔵する高性能の回路基板を実現する。 【解決手段】回路基板1は、誘電体層11、その一方の面11aに設けられた電極12、及び他方の面11bに設けられ電極12よりも電気抵抗率の高い電極13を含むキャパシタ10と、電極13上に設けられそれよりも電気抵抗率の低い導体層40とを有する基板10aを含む。回路基板1は更に、基板10aを覆う絶縁層30と、絶縁層30内に設けられ導体層40の一部と接続された導体ビア60とを含む。電極13と導体ビア60との間に導体層40が設けられることで、抵抗成分が低減され、それによってインピーダンスが低減されて、電源ノイズの低減効果が高められる。 【選択図】図1
-
-
公开(公告)号：JPWO2017134761A1
公开(公告)日：2018-11-22
申请号：JP2016053155
申请日：2016-02-03
Applicant: 富士通株式会社
CPC classification number: H05K1/162 , H01G4/12 , H01G4/1227 , H01G4/33 , H01L21/4857 , H01L21/486 , H01L23/49822 , H01L23/49838 , H01L28/60 , H05K1/115 , H05K1/16 , H05K3/0026 , H05K3/422 , H05K3/423 , H05K3/46 , H05K2201/093 , H05K2203/072 , H05K2203/0723 , H05K2203/107
Abstract: キャパシタ内蔵多層配線基板及びその製造方法に関し、基板にダメージを与えることなく、キャパシタ誘電体膜の寄生容量による信号伝送の劣化を低減するために、信号線用ビアの近傍の下層導体パターンを設けた領域においてキャパシタ誘電体膜を除去して貫通開口部を形成する。
-
-
公开(公告)号：JP2017183337A
公开(公告)日：2017-10-05
申请号：JP2016063825
申请日：2016-03-28
Applicant: 富士通株式会社
Abstract: 【課題】信頼性の高い配線基板、電子装置、及び配線基板の製造方法を提供する。 【解決手段】配線基板は、電子部品が実装される第1面と、前記第1面の反対側の第2面とを有する絶縁層と、前記第2面に配設される導電層と、前記絶縁層の前記第1面と前記第2面との間を貫通する貫通孔の内部に設けられるビアと、前記第1面に配設され、前記ビアに接続される電極と、前記第1面に配設され、前記電極を表出させる孔部を有するガラス板とを含む。 【選択図】図1
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.047 seconds)
