-
公开(公告)号：CN104011867B
公开(公告)日：2016-12-07
申请号：CN201180075770.7
申请日：2011-12-23
Applicant: 英特尔公司
IPC: H01L29/772 , H01L21/335
CPC classification number: H01L29/7787 , H01L21/02241 , H01L21/02252 , H01L21/02255 , H01L21/02258 , H01L21/02458 , H01L21/0254 , H01L21/268 , H01L21/30604 , H01L21/30612 , H01L21/31111 , H01L29/2003 , H01L29/205 , H01L29/365 , H01L29/401 , H01L29/4236 , H01L29/512 , H01L29/518 , H01L29/66462
Abstract: 具有凹进栅极的III-N晶体管。外延叠置体包括掺杂III-N源极/漏极层和设置在源极/漏极层与III-N沟道层之间的III-N蚀刻停止层。一种蚀刻工艺，例如，利用光化学氧化，选择性地蚀刻在蚀刻停止层之上的源极/漏极层。在蚀刻停止层之上设置栅电极以形成凹进栅极III-N HEMT。可以利用在氧化蚀刻停止层之上的栅电极氧化蚀刻停止层的至少一部分以用于包括III-N氧化物的凹进栅极III-N MOS-HEMT。可以在氧化蚀刻停止层之上形成高k电介质，使栅电极在该高k电介质之上以形成具有复合栅极电介质叠置体的凹进栅极III-N MOS-HEMT。
-
公开(公告)号：CN104885228A
公开(公告)日：2015-09-02
申请号：CN201480003664.1
申请日：2014-01-09
Applicant: 英特尔公司
Inventor： R·皮拉里塞泰 , W·拉赫马迪 , V·H·勒 , S·H·宋 , J·S·卡治安 , J·T·卡瓦列罗斯 , H·W·田 , G·杜威 , M·拉多萨夫列维奇 , B·舒金 , N·慕克吉
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/78609 , H01L29/0653 , H01L29/0673 , H01L29/0676 , H01L29/165 , H01L29/205 , H01L29/42392 , H01L29/66742 , H01L29/785 , H01L29/78606 , H01L29/78618 , H01L29/78681 , H01L29/78684 , H01L29/78696
Abstract: 描述了具有锗或III-V族有源层的深环栅极半导体器件。例如，非平面半导体器件包括设置在衬底上方的异质结构。所述异质结构包括位于具有不同组分的上部层与下部层之间的异质结。有源层设置在所述异质结构上方并且具有不同于所述异质结构的所述上部层和下部层的组分。栅极电极叠置体设置在所述有源层的沟道区上并且完全环绕所述有源层的所述沟道区，并且设置在所述上部层的沟槽中并且至少部分地在所述异质结构的所述下部层中。源极区和漏极区设置在所述栅极电极叠置体的任一侧上的所述有源层中和所述上部层中，但不在所述下部层中。
-
公开(公告)号：CN104798204A
公开(公告)日：2015-07-22
申请号：CN201380059464.3
申请日：2013-06-14
Applicant: 英特尔公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/0673 , B82Y10/00 , B82Y40/00 , H01L21/02381 , H01L21/0245 , H01L21/02532 , H01L21/02584 , H01L21/30604 , H01L21/30608 , H01L21/3065 , H01L29/1054 , H01L29/161 , H01L29/165 , H01L29/167 , H01L29/365 , H01L29/42392 , H01L29/511 , H01L29/66439 , H01L29/66477 , H01L29/66628 , H01L29/66742 , H01L29/775 , H01L29/7781 , H01L29/78 , H01L29/7848 , H01L29/785 , H01L29/786 , H01L29/78696 , Y02E10/50
Abstract: 本发明描述了由富Ge器件层制成的半导体器件堆叠体和器件。富Ge器件层设置在衬底上方，并且p型掺杂的Ge蚀刻抑制层(例如，p型SiGe)设置于其间，以在比器件层更富含Si的牺牲半导体层的去除期间抑制富Ge器件层的蚀刻。Ge在诸如氢氧化物水溶液化学物质的湿法蚀刻剂中的溶解速率可能随着掩埋p型掺杂半导体层被引入到半导体膜堆叠体中而显著减小，从而改进了蚀刻剂对富Ge器件层的选择性。
-
公开(公告)号：CN104752438A
公开(公告)日：2015-07-01
申请号：CN201410858393.X
申请日：2014-11-26
Applicant: 英特尔公司
CPC classification number: G06F1/1652 , G06F1/1626 , G06F1/1643 , G06F1/1656 , G06F2203/04102 , G06F2203/04103 , G09F9/00 , G09G3/2092 , G09G2300/0426 , G09G2380/02 , H01L27/1225 , H01L27/1259 , H01L27/1266 , H04M1/0268 , H05K1/028 , H05K1/0296 , H05K3/30 , H05K3/4682
Abstract: 本发明描述了一种用于柔性电子通信设备的方法和装置，尤其描述了一种柔性电子计算设备。在一个实施例中，柔性显示器形成在柔性基板上。多个电子部件附接到柔性基板。多个传导信号线形成在柔性基板上，信号线将所述电子部件电耦合到柔性显示器。
-
公开(公告)号：CN104584189A
公开(公告)日：2015-04-29
申请号：CN201380044179.4
申请日：2013-06-11
Applicant: 英特尔公司
IPC: H01L21/20 , H01L23/544
CPC classification number: H01L29/0665 , B82Y10/00 , B82Y40/00 , H01L29/0673 , H01L29/068 , H01L29/201 , H01L29/401 , H01L29/42392 , H01L29/66469 , H01L29/775 , H01L29/785 , H01L29/78696 , H01L2924/0002 , H01L2924/00
Abstract: 描述了一种包含低带隙包覆层的沟道区的非平面半导体器件。例如，半导体器件包括被设置在衬底上方的由多条纳米线构成的竖直排列。每一条纳米线包括具有第一带隙的内部区域和包围所述内部区域的外部包覆层。所述包覆层具有第二较低带隙。栅叠置体被设置在所述纳米线中的每一条纳米线的所述沟道区上并且完全包围所述纳米线中的每一条纳米线的所述沟道区。所述栅极叠置体包括被设置在所述包覆层上并且包围所述包覆层的栅极电介质层和被设置在所述栅极电介质层上的栅极电极。源极区和漏极区被设置在所述纳米线的所述沟道区的任一侧上。
-
Patent Agency Ranking
-
公开(公告)号：CN104011869A
公开(公告)日：2014-08-27
申请号：CN201180075742.5
申请日：2011-12-23
Applicant: 英特尔公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/1083 , B82Y10/00 , H01L21/28255 , H01L29/0603 , H01L29/0607 , H01L29/0673 , H01L29/1054 , H01L29/165 , H01L29/42392 , H01L29/66431 , H01L29/66439 , H01L29/66795 , H01L29/775 , H01L29/7781 , H01L29/7849 , H01L29/785 , H01L29/7853 , H01L29/78603 , H01L29/78684 , H01L29/78696
Abstract: 描述了具有带有下面的扩散阻挡层的锗有源层的半导体器件。例如，半导体器件包括设置在衬底上的栅极电极堆叠体。锗有源层设置在衬底上，在栅极电极堆叠体下。扩散阻挡层设置在衬底的上方，在锗有源层的下方。结漏抑制层设置在衬底的上方，在扩散阻挡层的下方。源极和漏极区域设置在结漏抑制层的上方，位于栅极电极堆叠体的任一侧上。
-
公开(公告)号：CN103988308A
公开(公告)日：2014-08-13
申请号：CN201180075405.6
申请日：2011-12-09
Applicant: 英特尔公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/0673 , H01L21/02532 , H01L21/283 , H01L29/0649 , H01L29/0847 , H01L29/1054 , H01L29/155 , H01L29/161 , H01L29/165 , H01L29/42392 , H01L29/66431 , H01L29/66477 , H01L29/66651 , H01L29/66795 , H01L29/78 , H01L29/7842 , H01L29/7849 , H01L29/785 , H01L29/7851 , H01L29/78681 , H01L29/78687 , H01L29/78696
Abstract: 提供了具有包括交替的压缩和拉伸应变外延材料层的沟道区的晶体管结构。交替的外延层可以在单栅极晶体管结构和多栅极晶体管结构中形成沟道区。在可替换的实施例中，选择性地蚀刻掉两个交替的层中的一层，以形成剩余材料的纳米带或纳米线。得到的应变纳米带或纳米线形成晶体管结构的沟道区。还提供了包括晶体管的计算设备，所述晶体管包括由交替的压缩和拉伸应变外延层组成的沟道区，以及包括晶体管的计算设备，所述晶体管包括由应变的纳米带或纳米线组成的沟道区。
-
公开(公告)号：CN102341897A
公开(公告)日：2012-02-01
申请号：CN200980157706.6
申请日：2009-12-23
Applicant: 英特尔公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/66431 , H01L21/28518 , H01L21/76802 , H01L21/76805 , H01L21/76897 , H01L29/152 , H01L29/165 , H01L29/41766 , H01L29/517 , H01L29/66462 , H01L29/7783 , H01L29/7848 , H01L29/802
Abstract: 描述的实施例包括具有金属源极/漏极的应变晶体管量子阱(QW)沟道区以及共形再生长源极/漏极，以在MOS沟道区中赋予单轴应变。可以利用晶格间距与沟道材料的晶格间距不同的结材料填充沟道层的被去除部分，以除了双轴应变之外，在沟道中导致单轴应变，双轴应变是由量子阱的顶部势垒层和底部缓冲层在沟道层中导致的。
-
-
-
-
-
-
-
-
-
Search Results
159
records
(took 0.033 seconds)
