公开(公告)号：KR1020120136516A

公开(公告)日：2012-12-20

申请号：KR1020110055499

申请日：2011-06-09

Applicant: 삼성전기주식회사

Inventor： 박득희 ,  이재신 ,  박찬우

IPC: G09G3/34

CPC classification number: G09G3/3453 ,  G02F1/167 ,  G09G2310/068 ,  G09G2320/02 ,  G09G2330/028

Abstract: PURPOSE: An electronic paper driver circuit is provided to remove driving noise by controlling a driving current for removing the driving noise. CONSTITUTION: A switching controller(200) generates a switching signal according to a data voltage. The data voltage is composed of a first section(A1) having a high level and a second section(A2) having a low level. A current variable circuit(300) controls the conduction time and level of an output current in the first section. A level hold circuit(400) maintains the level of an output circuit in the second section. [Reference numerals] (200) Switching controller

Abstract translation: 目的：提供电子纸驱动电路，通过控制驱动电流来消除驱动噪声来消除驱动噪声。 构成：开关控制器（200）根据数据电压产生开关信号。 数据电压由具有高电平的第一部分（A1）和具有低电平的第二部分（A2）组成。 电流可变电路（300）控制第一部分中的输出电流的导通时间和电平。 电平保持电路（400）维持第二部分中的输出电路的电平。 （附图标记）（200）开关控制器

公开(公告)号：KR100849688B1

公开(公告)日：2008-07-31

申请号：KR1020060120046

申请日：2006-11-30

Applicant: 삼성전기주식회사

Inventor： 이연중 ,  권경수 ,  황병원 ,  권오조 ,  박찬우

IPC: H02N2/06

CPC classification number: H02N2/008

Abstract: 본 발명은 피에조의 제1 공진주파수와 동일한 공진주파수를 이용하여 최적 구동주파수를 공급하는 피에조 구동장치 및 이를 이용한 최적 구동주파수 검색방법에 관한 것이다.
본 발명에 따른 피에조 구동장치는, 2개의 공진점을 갖는 피에조를 구동시키기 위한 피에조 구동장치에 있어서, 상기 피에조의 특성분석에 따른 특성공진주파수와 피에조의 제1 공진주파수와 일정한 주파수 차이를 갖는 델타주파수를 가산하여 최적 구동주파수를 산출하는 최적 구동주파수 산출부; 및 상기 최적 구동주파수 산출부와 연결되고, 상기 최적 구동주파수 산출부에 의해 산출된 최적 구동주파수를 발생시켜 상기 피에조에 공급하는 FM 변조부;를 포함한다.
피에조, 공진점, 공진주파수, 온도, 주변 환경 변화, FM 변조기

公开(公告)号：KR100803248B1

公开(公告)日：2008-02-14

申请号：KR1020060120050

申请日：2006-11-30

Applicant: 삼성전기주식회사

Inventor： 박찬우 ,  권경수 ,  이연중 ,  황병원 ,  권오조

IPC: H02P25/06

CPC classification number: H02N2/025 ,  G02B7/28 ,  H02N2/008 ,  H02N2/067 ,  H02P25/034

Abstract: A method for searching an optimum operating frequency is provided to reduce a searching time of the optimum operating frequency by selecting a previous operating frequency as the optimum operating frequency in case that the number of pulses of a present operating frequency is larger than that of the previous operating efficiency. A method for searching an optimum operating frequency comprises the steps of: initializing an operating frequency for operating a piezoelectric(S310); comparing the number of pulses of the operating frequency supplied to the piezoelectric with a predetermined critical value(S320); sensing position movement of a lens unit with a plurality of lenses when the number of pulses of the operating frequency is smaller than the critical value(S330); comparing the number of pulses of a present operating frequency until the movement of the lens unit with the number of pulses of the previous operating frequency when the movement of the lens unit is sensed(S340); and determining the present operating frequency as the optimum operating frequency when determining that the number of pulses of the present operating frequency is larger than the number of pulses of the previous operating frequency(S350).

Abstract translation: 提供了一种用于搜索最佳工作频率的方法，以便在当前工作频率的脉冲数大于前一个操作频率的脉冲数的情况下，通过选择先前的工作频率作为最佳工作频率来减少最佳工作频率的搜索时间 运行效率。 一种用于搜索最佳操作频率的方法包括以下步骤：初始化用于操作压电的操作频率（S310）; 将提供给压电体的工作频率的脉冲数与预定临界值进行比较（S320）; 当操作频率的脉冲数小于临界值时，用多个透镜感测透镜单元的位置移动（S330）; 当感测到透镜单元的移动时，比较当前工作频率的脉冲数，直到透镜单元与当前操作频率的脉冲数之间的移动为止（S340）; 以及当确定当前工作频率的脉冲数大于先前工作频率的脉冲数时，将当前工作频率确定为最佳工作频率（S350）。

公开(公告)号：KR100699583B1

公开(公告)日：2007-03-23

申请号：KR1020050046568

申请日：2005-06-01

Applicant: 삼성전기주식회사

Inventor： 이연중 ,  최원태 ,  박찬우 ,  김병훈

IPC: H03K19/0175

Abstract: 본 발명은 출력 버퍼회로에 관한 것으로, 커패시터와 스위치 없이 데이터 드라이버의 옵셋전압을 감지하고, 이를 다시 입력단에 궤환시켜 출력전압을 입력전압과 같아지게 함으로써, 상기 데이터 드라이버의 소형화 및 정확한 옵셋전압의 보상을 가능하게 하며, 옵셋전압을 보상하기 위한 시간이 요구되지 않으므로 고속의 데이터를 전송할 수 있는 이점이 있다.
본 발명에 의한 출력 버퍼회로는, 한쪽 단자에는 입력 전압이, 다른 쪽 단자에는 출력 전압이 인가되는 입력단; 상기 입력 전압과 출력 전압의 차가 0보다 크면 출력단에 흐르는 전류를 증가시키는 클래스 AB 출력단; 상기 클래스 AB 출력단을 바이어싱하는 플로팅 전류소스; 상기 입력단과 플로팅 전류소스 및 클래스 AB 출력단과 연결되어, 상기 입력단으로부터 공급되는 전류와 상기 플로팅 전류소스로부터 공급되는 내부 전류를 합하는 서밍회로; 상기 입력단에 연결되고, 복수개의 트랜지스터로 구성되어 옵셋 전압을 감지하는 옵셋 감지회로; 상기 입력단 및 옵셋 감지회로와 연결되고, 복수개의 트랜지스터로 구성되어 상기 옵셋 전압을 보상하는 옵셋 보상회로;로 구성되는 것을 특징으로 한다.
출력 버퍼회로, 옵셋 제거회로, 옵셋 보상회로, 옵셋 전압, 트랜지스터

Abstract translation: 本发明涉及一种输出缓冲电路，检测所述数据驱动器的偏移电压而不电容器和开关，这是通过允许等于输出电压和输入电压，小型化和数据驱动器的精确偏移电压补偿反馈向上在输入端子， 并且不需要补偿偏移电压，因此具有可以传输高速数据的优点。

公开(公告)号：KR1020070007439A

公开(公告)日：2007-01-16

申请号：KR1020050062053

申请日：2005-07-11

Applicant: 삼성전기주식회사

Inventor： 이연중 ,  최원태 ,  박찬우 ,  김병훈

IPC: H03K19/0175 ,  H03K19/0185

CPC classification number: H03F3/347 ,  H03F1/301 ,  H03F1/303 ,  H03F3/45753 ,  H03F2203/45212

Abstract: An output buffer circuit is provided to perform a high speed data transfer, miniaturize an output buffer circuit, and reduce a material cost by using a small number of switching elements and resistances. In an output buffer circuit, a plurality of input stages(201a-201f) supplies an input voltage to one terminal and a magnetic output voltage to the other terminal. A class AB output stage(204a,204b) increases current in an output stage when a difference between the input voltage and the output voltage becomes above 0. A floating current source(202a-202d) biases the class AB output stage(204a,204b). A summing circuit(203a-203h) sums a current provided from the input stage and an inner current provided from the floating current source(202a-202d). And, an offset compensation circuit compensates the offset voltage by sensing the offset voltage.

Abstract translation: 提供输出缓冲电路以执行高速数据传输，使输出缓冲电路小型化，并且通过使用少量的开关元件和电阻来降低材料成本。 在输出缓冲电路中，多个输入级（201a-201f）向一个端子提供输入电压，并向另一端提供磁输出电压。 AB类输出级（204a，204b）在输入电压和输出电压之间的差变为0以上时，在输出级增加电流。浮动电流源（202a〜202d）偏置AB类输出级（204a，204b） ）。 求和电路（203a-203h）将从输入级提供的电流与从浮动电流源（202a-202d）提供的内部电流相加。 并且，偏移补偿电路通过感测偏移电压来补偿偏移电压。

公开(公告)号：KR1020060041422A

公开(公告)日：2006-05-12

申请号：KR1020040090504

申请日：2004-11-08

Applicant: 삼성전기주식회사

Inventor： 박찬우 ,  권경수 ,  김병훈 ,  고채동 ,  이연중

IPC: H03F3/45

CPC classification number: H03F1/301 ,  H03F1/0211 ,  H03F3/45192 ,  H03F3/45273 ,  H03F2203/45248

Abstract: 본 발명은 출력되는 전류를 입력쪽으로 전달하여 바이어스 전류를 보상함으로써 저전력으로도 고슬루율을 갖도록 할 수 있는 연산 증폭기 회로에 관한 것이다.
본 발명에 따른 고슬루율을 갖는 연산 증폭기 회로는, 반전 입력단 및 비반전 입력단을 갖는 입력부; 상기 입력부에 연결된 제1 서밍부; 상기 입력부에 연결된 제2 서밍부; 상기 제1 서밍부 및 제2 서밍부 사이에서 플로팅 전류를 생성하는 플로팅 전류 소스; 상기 제1 서밍부 및 제2 서밍부와 상기 플로팅 전류 소스 사이로부터 분기되는 전류를 바이어싱하여 출력하는 출력 바이어스부; 및 상기 상기 제1 서밍부 및 제2 서밍부와 상기 플로팅 전류 소스 사이로부터 분기되는 전류를 상기 입력단에 공급하여 바이어스 전류를 보상하는 바이어스 전류 보상부를 포함하는 것을 특징으로 한다.
연산 증폭기, 슬루율, 저전력, 바이어스 전류