-
公开(公告)号：KR102061852B1
公开(公告)日：2020-01-02
申请号：KR1020170174234
申请日：2017-12-18
Applicant: 삼성전자주식회사
IPC: H01L25/07 , H01L23/485 , H01L23/538 , H01L23/28 , H01L23/498 , H01L23/31
-
公开(公告)号：KR102008343B1
公开(公告)日：2019-08-07
申请号：KR1020170125284
申请日：2017-09-27
Applicant: 삼성전자주식회사
IPC: H01L25/07 , H01L23/498 , H01L23/31 , H01L23/367 , H01L23/00
-
公开(公告)号：KR102002071B1
公开(公告)日：2019-07-22
申请号：KR1020160047455
申请日：2016-04-19
Applicant: 삼성전자주식회사
IPC: H01L23/525 , H01L23/00 , H01L23/045 , H01L23/31 , H01L23/482 , H01L23/495 , H01L23/522
-
-
-
Patent Agency Ranking
公开(公告)号：KR1020050051203A
公开(公告)日：2005-06-01
申请号：KR1020030084957
申请日：2003-11-27
Applicant: 삼성전자주식회사
IPC: G11C29/00
CPC classification number: G11C29/14 , G11C2029/0405
Abstract: 메모리 테스트 회로 및 테스트 시스템이 개시된다. 본 발명의 실시예에 따른 메모리 테스트 회로는 저장된 데이터를 n 비트 데이터 출력 핀을 통하여 출력하는 메모리 및 비스트를 구비한다. 비스트는 상기 메모리로 테스트 데이터를 기입하고, 상기 메모리로부터 출력되는 상기 테스트 데이터와 예상 데이터를 비교하여 상기 메모리 내부의 결함 셀 어드레스를 판단한다. 상기 비스트는 상기 테스트 데이터와 상기 예상 데이터가 일치하는지 여부를 표시하는 결함 정보를 가지는 k 개의 예비 결함 신호를 발생하고, 상기 k 개의 예비 결함 신호를 클럭 신호의 m 사이클동안 k/m 개씩 제 1 내지 제 k/m 결함 신호로서 출력한다. 상기 메모리는 테스트 동작 시 상기 n 비트 데이터 출력 핀을 8개의 그룹으로 분할하여 내부의 메모리 영역에 대응시키고, 결함 메모리 셀을 결함 구제(repair) 하는 경우 상기 8 개 그룹의 데이터 출력 핀에 대응되는 메모리 영역별로 결함 구제 동작이 수행된다. 본 발명에 따른 메모리 테스트회로 및 테스트 시스템은 메모리를 테스트하고 결함 신호를 발생하는 비스트는 메모리 장치에 설계하고 비스트가 출력하는 결함 신호를 분석하는 결함 분석 회로는 테스트 장치에 분석함으로써 테스트 동작시 메모리 장치의 설계부담을 줄일 수 있는 장점이 있다. 또한 결함 신호를 나누어 출력함으로써 테스트 장치의 핀 부담을 줄일 수 있는 장점이 있다.
-
-
-
-
-
-
Search Results
61
records
(took 0.018 seconds)
