公开(公告)号：KR1020050050468A

公开(公告)日：2005-05-31

申请号：KR1020030084217

申请日：2003-11-25

Applicant: 삼성전자주식회사

Inventor： 한정인 ,  권상철 ,  김상욱

IPC: G10L19/00 ,  H04N21/439

CPC classification number: G11B27/3027 ,  G10L19/00 ,  H04N21/4394

Abstract: 압축된 오디오 비트스트림에서 싱크 워드를 정확하고 신속하게 찾을 수 있는 방법 및 상기 방법을 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체가 개시된다. 상기 방법은 제1데이터와 싱크 워드가 일치하는 지의 여부를 판단하고, 상기 제1데이터와 상기 싱크 워드가 일치하는 경우 상기 제1데이터로부터 프레임 사이즈만큼 떨어진 제2데이터와 상기 싱크워드가 서로 일치하는지의 여부, 및 상기 제2데이터에 인접하는 제3데이터가 상기 싱크워드와 일치하는지의 여부를 각각 판단하고, 각각의 판단결과에 기초하여 상기 제1데이터가 유효한 싱크 워드인지의 여부를 확인한다. 여기서 상기 프레임 사이즈는 각 오디오 프레임의 비트레이트 인덱스 필드의 값과 샘플링 주파수 필드의 값의 조합에 따라 결정된다. 상기 기록매체는 상기 방법을 실행시키기 위한 프로그램을 저장한다.

公开(公告)号：KR100095401B1

公开(公告)日：1996-02-07

申请号：KR1019920011367

申请日：1992-06-27

Applicant: 삼성전자주식회사

Inventor： 김원근 ,  김철수 ,  한정인

IPC: H01L29/78

公开(公告)号：KR100093086B1

公开(公告)日：1995-12-19

申请号：KR1019920005291

申请日：1992-03-30

Applicant: 삼성전자주식회사

Inventor： 한정인 ,  김철수 ,  김원근

IPC: H01L29/786

公开(公告)号：KR1019950009804B1

公开(公告)日：1995-08-28

申请号：KR1019920011367

申请日：1992-06-27

Applicant: 삼성전자주식회사

Inventor： 김원근 ,  김철수 ,  한정인

IPC: H01L29/78

Abstract: forming a polysilicon layer by depositing the polysilicon on a transparent sustrate; forming a gate insulating layer by thermal oxidating the polysilicon layer; forming a channel region by depositing a polysilicon on a whole surface and removing the polysilicon film and the gate insulating layer exclusive of trench region; forming an insulation film to surround the channel region by thermal oxidating the channel region; and forming a gate to surround the channel region by depositing a polysilicon. The obtained transistor is useful for ULSI elements.

Abstract translation: 通过将多晶硅沉积在透明的基底上形成多晶硅层; 通过热氧化多晶硅层形成栅极绝缘层; 通过在整个表面上沉积多晶硅并除去沟槽区域之外的多晶硅膜和栅绝缘层来形成沟道区; 通过对所述沟道区进行热氧化来形成绝缘膜以包围所述沟道区; 以及通过沉积多晶硅形成围绕沟道区的栅极。 获得的晶体管对于ULSI元件是有用的。

公开(公告)号：KR1019930020656A

公开(公告)日：1993-10-20

申请号：KR1019920005291

申请日：1992-03-30

Applicant: 삼성전자주식회사

Inventor： 한정인 ,  김철수 ,  김원근

IPC: H01L29/786

Abstract: 본 발명은 박막트랜지스터는 멀티채널 박막트랜지스터에 관한 것으로, 특히 소오스전극과 드레인전극 사이에 이들 전극과 각각 오믹콘택되는 반도체층을 개재하고, 게이트절연막을 개재해서 상기 반도체층에 인접되도록 게이트전극을 형성하여서 상기 게이트전극에 가해지는 게이트전압에 응답해서 상기 반도체층에 채널형성이 제어되는 박막트랜지스터에 있어서, 상기 서브반도체층은 상기 소오스전극과 드레인전극사이에서 병렬로 배열된 복수개의 반도체층으로 구성되고, 각 서브반도체층은 게이트절연막을 개재해서 상기 게이트전극으로 둘러싸인 구조로 형성되어 상기 게이트전극으로 둘러싸인 각 서브반도체층의 전표층이 채널영역으로 제공되는 것을 특징으로 한다.
따라서, 본 발명은 TFT의 소요면적을 축소시킬 수 있으므로 고집적화를 달성할 수 있어서 LCD의 고해상도에 기여할 수 있다.