公开(公告)号：KR1019970018717A

公开(公告)日：1997-04-30

申请号：KR1019950029151

申请日：1995-09-06

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: H01L29/786

Abstract: 본 발명은 다결정 규소 박막 트랜지스터의 제조 방법에 관한 것으로서, 더욱 상세하게는 이중으로 도핑된 영역을 형성하여 누설 전류를 감소시킨 다결정 규소 박막 트랜지스터의 제조 방법에 관한 것이다. 기판 위에 다결정 규소를 증착하고 패터닝하여 활성층을 형성하고 활성층 위에 게이트 절연막을 형성하고 게이트 절연막 일부 위에 도전 물질로 게이트 전극을 형성하고 노출된 게이트 절연막의 아래에 있는 활성층의 하부에 제1 도전형의 불순물로 이온 주입하여 제1 도전형 이온층을 형성하고 활성층의 상부에 제2 도전형의 불순물로 이온 주입하여 제2 도전형 이온층을 형성하고 게이트 전극 측면과 산화막 일부를 감광막으로 코팅한 후 제2 도전형의 불순물을 고농도로 이온 주입하고 감광막을 제거하고 할성화를 통해 이중 LDD구조 및 소스/드레인 영역을 형성한다. 따라서, 본 발명에 따른 다결정 규소 박막 트랜지스터는 이중으로 도핑된 LDD구조를 형성하므로 게이트에 역 바이어스를 걸어줄 경우, LDD 영역의 P형 이온과 N형 이온이 결합된 영역에서 공핍층이 형성되고 역 바이어스 전압이 증가할수록 공핍층은 확대되고 N형이 도핑된 영역은 저항을 증가시키는 역할을 하여 OFF 시누설 전류를 감소시키고, ON 전류가 흐를 경우 게이트와 드레인 사이에 전압 차이가 거의 존재하지 않게 되므로 공핍층은 확대되지 않고 저항증가 현상이 상대적으로 억제된다. 그러므로 ON-OFF 전류의 비를 증가시키는 효과가 있다.

公开(公告)号：KR2019890021908U

公开(公告)日：1989-11-03

申请号：KR2019880004885

申请日：1988-04-04

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: H02M1/36 ,  H02M1/32

公开(公告)号：KR100477128B1

公开(公告)日：2005-07-18

申请号：KR1019970040657

申请日：1997-08-25

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: G02F1/1343 ,  G02F1/136

Abstract: 박막 트랜지스터 기판의 게이트선과 화소 전극 사이 또는 게이트선 사이에 금속 또는 실리콘으로 실제 화면을 표시하는 화소의 표시부를 제외한 나머지의 공간을 가리는 광차단막을 형성한다. 그러면, 후면 광원으로부터 들어와 컬러 필터 기판에 반사되어 박막 트랜지스터로 입사되는 빛을 줄일 수 있다. 이 광차단막은 별도의 공정이 필요없이 박막 트랜지스터 기판을 형성하는 과정 중 소스/드레인 및 데이터선을 형성하는 공정에서 소스/드레인과 같은 금속층을 사용하여 형성할 수도 있고, 실리콘층을 형성하는 공정에서 같이 형성할 수도 있다.

公开(公告)号：KR100471779B1

公开(公告)日：2005-07-08

申请号：KR1019970021424

申请日：1997-05-28

Applicant: 삼성전자주식회사

Inventor： 이주형 ,  허재호

IPC: H01L29/786

Abstract: 이 발명은 액정 표시 장치(liquid crystal display)용 박막 트랜지스터(TFT : Thin Film Transistor)에 관한 것으로서,
반도체층이 게이트의 모서리로부터 2㎛보다 더 내부의 영역에 위치하도록 함으로써 광전류의 발생을 감소시킬 수 있다. 또한, 게이트와 소스 및 게이트와 드레인이 교차하는 영역에 부가적으로 형성된 광흡수층에 의해 금속층 사이의 반사를 통해 입사되는 광이 차단된다. 그리고, 역 디귿자 형상의 드레인 구조를 적용함으로써 게이트-소스 사이의 기생 커패시턴스를 감소시킬 수 있는 추가적인 잇점도 있다.

公开(公告)号：KR100309923B1

公开(公告)日：2001-12-17

申请号：KR1019980053037

申请日：1998-12-04

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: G02F1/133

Abstract: 본 발명은 액정 표시 장치의 게이트 구동 회로 집적에 관한 것으로, 특히 기존의 비결정 실리콘 박막 트랜지스터 공정을 수정 없이 적용하여 액정 표시 장치의 구동 회로중 상대적으로 저주파수인 게이트 접적 회로를 NMOS 트랜지스터를 이용하여 집적하도록 설계한 게이트 구동회로 집적 액정 표시 장치에 관한 것이다.
본 발명에서는 비결정 실리콘 박막 트랜지스터 공정에 의해 형성되는 박막 트랜지스터가 게이트와 소스간 전압이 0V일 경우 많은 누설 전류가 흐르는 것을 고려하여, 박막 트랜지스터의 특성에 관계없이 정상적으로 동작이 가능한 새로운 구조의 단위 소자들을 제안한다.
이를 위하여, 본 발명의 박막 트랜지스터 액정 표시 장치의 게이트 구동 회로내 단위 소자 NMOS 인버터와 NMOS 3상태 인버터와 NMOS NAND 게이트는 박막 트랜지스터의 게이트와 소스간 전압이 0V일 때 발생하는 누설 전류에 의한 효과를 차단하기 위하여 외부 전원을 Vss, Gnd, Vdd의 세 가지로 구별하여 입력하여 준다.

公开(公告)号：KR1020000009915A

公开(公告)日：2000-02-15

申请号：KR1019980030588

申请日：1998-07-29

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: G02F1/1345 ,  G02F1/133

Abstract: PURPOSE: Solve the problem of metal wire corrosion from the board to the display area in the chip on glass method of the operation integrated circuits in a liquid-crystal display panel. CONSTITUTION: For the liquid-crystal display panel with a thin film transistor board (100) with a thin film transistor array and a color filter board (200) on the other side, a protection screen (102) is used on the buffer metal layer (600) with an insulation screen (101) in-between on both ends of the gate line (300) and the data line formed in each horizontal and vertical direction on the thin screen transistor board (100). The buffer metal protection layer solves the problem of metal wire corrosion from the short circuit between the gate line (300) and the data line sides and between the color filter board (200) and the common electrode.

Abstract translation: 目的：解决液晶显示面板中操作集成电路中玻璃板上金属丝腐蚀的问题。 构成：对于具有薄膜晶体管阵列的薄膜晶体管板（100）和另一侧的滤色器板（200）的液晶显示面板，在缓冲金属层上使用保护屏（102） （600），在所述栅极线（300）的两端和在所述薄屏晶体管板（100）上沿水平和垂直方向形成的数据线之间具有绝缘屏（101）。 缓冲金属保护层解决了栅极线（300）与数据线侧之间以及滤色器板（200）与公共电极之间的短路的金属丝腐蚀的问题。

公开(公告)号：KR100190044B1

公开(公告)日：1999-07-01

申请号：KR1019960020361

申请日：1996-06-07

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: H01L29/786

Abstract: 상부에 게이트전극이 탑재된 TFT의 게이트절연막에 대한 식각방법에 대해 기재되어 있다. 본 발명의 박막트랜지스터의 게이트절연막 식각방법은 유리기판 상에 반도체층 및 게이트절연막을 차례로 적층하는 단계와, 상기 게이트절연막 위에 게이트전극을 형성하는 단계와, 상기 게이트전극의 둘레를 따라 스페이서를 형성하는 단계와, 상기 스페이서를 식각마스크로 적용하여 게이트절연막을 식각함으로써 반도체층을 노출시키는 단계와, 상기 노출된 반도체층내에 소오스전극과 드레인전극을 형성하는 단계를 구비하여 이루어진 것을 특징으로 한다.
따라서, 본 발명에 의한 박막트랜지스터의 게이트절연막 식각방법에 의하면, 채널영역 상부의 게이트절연막의 언더 컷이 방지된 균일한 게이트절연막의 식각을 수행할 수 있게 된다.

公开(公告)号：KR100183942B1

公开(公告)日：1999-04-15

申请号：KR1019960050507

申请日：1996-10-30

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: G11B5/84

Abstract: 하드 디스크의 검사 방법 및 장치가 개시된다. 이 방법은, 하드 디스크에 기록 검사 및 판독 검사를 수행하는 방법에 있어서, (1) 컨베이어를 통하여 유입되는 하드 디스크들을 각 기록 포트에 장착시킨 후, 상기 기록 검사를 수행하는 단계; (2) 기록 검사 결과, 불량품이 발생되면, 해당 하드 디스크를 다른 기록 포트에 장착한 후, 재기록 검사를 수행하는 단계; (3) 상기 단계 2에서, 다른 기록 포트의 여분이 없으면, 별도의 제1 중간 포트에 재기록 검사될 하드 디스크를 장착하여 대기시킨 후, 그 빈 포트에 새로운 하드 디스크를 장착하여 상기 기록 검사를 수행하는 단계; (4) 상기 단계 2에서, 복수의 불량품들이 동시에 발생되면, 별도의 제2 중간 포트를 이용하여 상호 교환되게 하는 단계; 및 (5) 상기 기록 검사 결과, 양품이 발생되면, 해당 하드 디스크를 판독 검사 포트에 장착한 후, 상기 판독 검사를 수행하는 단계;를 포함하는 것을 그 특징으로 한다. 이에 따라 신속 정확하게 하드 디스크의 기능을 검사할 수 있고, 자동화 알고리듬으로서 사용될 수 있다.

公开(公告)号：KR100176527B1

公开(公告)日：1999-04-15

申请号：KR1019950029843

申请日：1995-09-13

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: G11B20/00

Abstract: 본 발명은 하드디스크 드라이브 검사 방법에 관하여 개시한다.
본 발명에 따른 하드디스크 드라이브 검사 방법은 기존의 서보라이트 검사 및 기능 검사 공정을 한 라인으로 단일화하여 자동화시킴으로써 공정과 공정 사이의 인력 및 부품 운반 시간 등을 단축함으로써 생산성 향상 및 효율적인 작업을 실현할 수 있다.

公开(公告)号：KR100170328B1

公开(公告)日：1999-03-30

申请号：KR1019950005253

申请日：1995-03-14

Applicant: 삼성전자주식회사

Inventor： 허재호

IPC: G05B19/05

Abstract: 본 발명에 따른 트레이 피이더의 트레버스부는 트레버스 판, 트레버스 직류전동기, 인입 센서, 인입 실린더, 배출 센서 및 배출 실린더를 갖춘다. 트레버스 판에는 팔렛이 탑재된다. 트레버스 직류전동기는 트레버스 판을 구동시킨다. 인입 센서는 트레버스 판이 메거진 박스 내로 인입된 것을 감지한다. 인입 실린더는 인입 센서가 감지할 때 트래버스 판을 소정의 위치까지 밀어준다. 배출 센서는 트레버스 판이 메거진 박스로부터 배출된 것을 감지한다. 배출 실린더는 배출 센서가 감지할 때 트래버스 판을 소정의 위치까지 밀어준다.