-
公开(公告)号：KR100171383B1
公开(公告)日：1999-03-30
申请号：KR1019950041330
申请日：1995-11-14
Applicant: 한국전자통신연구원
IPC: H03M13/23
Abstract: 본 발명은 순환 길쌈 부호의 순환성을 이용하여 수신된 L개의 코드 심벌에 대하여 비터비 복호를 수행한 후, 계속해서 처음 M개의 코드 심벌에 대하여 복호를 수행함으로써, 통신 채널상의 전송 에러를 보정하기 위한 순환 컨벌루셔널 코드의 복호화 방법에 관한 것으로서, 수신된 코드에 대하여 상기 비터비 알고리즘을 수행하는 제1과정과, 상기 제1과정의 결과로 생성된 코드에 의해 수신된 신호의 처음부터 구속장 길이 까지의 신호에 대하여 다시 비터비 알고리즘을 수행하는 제2과정과, 상기 제2과정의 결과로 생성된 코드의 초기상태와 최종상태가 같은지를 판단하는 제3과정과, 상기 제3과정의 판단결과 그 초기상태와 최종상태가 같으면 종료하고, 같지않으면 그 초기상태와 최종상태의 중간시점의 생존경로의 상태에서 시작하고 그 상태에서 끝� �는 코드를 선택하여 그 코드에 의해 제1과정의 결과로 생성된 코드에 대하여 비터비 알고리즘을 수행한 후, 상기 제3과정 이후를 반복 수행하는 제5과정으로 구성되어, 종래의 선형 컨벌루셔널 코드의 실용화를 이루고 전송률 손실없이 임의의 크기의 정보비트를 부호화하는 것이 가능하기 때문에 가변 비트 길이의 부호화에 탄력적으로 적용이 가능하다는 효과가 있다.
-
公开(公告)号：KR1019980046371A
公开(公告)日：1998-09-15
申请号：KR1019960064696
申请日：1996-12-12
Applicant: 한국전자통신연구원
IPC: H04Q1/30
Abstract: 본 발명은 가입자선 정합과 관련하여 교환기측에서 전화기 가입자로 보내 주어야 하는 각종 가청 톤을 간단히 생성할 수 있는 PCM 톤 생성장치에 관한 것이다. 본 발명에 따른 PCM 톤 생성장치는, 사전에 설정된 PCM의 샘플링 주기와 카운터 값으로부터 개별 PCM 톤을 생성하기 위한, 제 1PCM 톤 생성기(10a) 및 제 2 PCM 톤 생성기(10b)와, 상기한 제 1 PCM 톤 생성기(10a) 및 제 2 PCM 톤 생성기(10b)로부터 출력된 개별 PCM 톤 데이터를 가산하여, 상기한 각종 가청 톤을 생성하기 위한 가산기(20)로 구성된 것을 특징으로 하며, 이때 상기한 제 1 PCM 톤 생성기(10a) 및 제 2 PCM 톤 생성기(10b)는, 소정 갯수의 PCM의 샘플링 주기에 해당하는 펄스가 발생하도록 반주기 동안에는 업 카운트 상태를 유지하고, 나머지 반주기 동안에는 다운 카운트 상태를 유지하도록 하여, 주기 파형을 갖는 톤 데이터를 생성하기 위한 업/다운 카운터(12)와, 사전에 설정된 카운터 값에 따라 그것의 LSB에서 상기한 카운터 값의 절반에 해당하는 클럭을 발생하여, PCM의 샘플링 주기에 해당하는 펄스가 발생할 때마다 상기한 업/다운 카운터(12)에 클럭 신호를 제공하기 위한 클럭 카운터(11)와, 상기한 업/다운 카운터(12)가 반주기 동안에는 업 카운트 상태로, 나머지 반주기 동안에는 다운 카운터 상태로 동작하도록 제어하기 위한 상태 카운터(13)와, 소정 갯수의 PCM의 샘플링 주기에 해당하는 펄스를 반주기 동안 발생하기 위해 상기한 상태 카운터(13)가 카운트할 때마다 업 상태와 다운 상태로 번갈아 변하도록 제어하기 위한 토글 제어부로 구성된다.
-
公开(公告)号：KR100146655B1
公开(公告)日：1998-09-15
申请号：KR1019940029917
申请日：1994-11-15
Applicant: 한국전자통신연구원
IPC: G06F7/44
CPC classification number: G06F7/49
Abstract: 본 발명은 각각 소정 비트를 갖는 k(임의의 양의 정수)개의 이진수 입력과 다른 하나의 이진수 입력의 다치 논리곱(AND) 연산을 수행하는 논리곱 연산장치에 관한 것으로서, 이진수 입력들의 각 비트별로 순차로 받아 들여 덧셈하는 것에 의해 상기 이진수 입력에 해당하는 다치 논리값을 구하는 산술 덧셈기와, 상기 산술 덧셈기의 출력과 이진 입력을 받아 들이는 이진-다치 논리곱 연산기를 포함하여 구성함으로써, 이진 논리곱 연산기와 산술 연산기와 복합적으로 구성된 논리회로에 적용할 경우 많은 회로상의 장점을 가질 수 있는 즉, 회로의 구성이 간단할 뿐만 아니라, 경제적인 회로의 설계가 가능한 효과가 있다.
-
公开(公告)号：KR100138856B1
公开(公告)日：1998-06-15
申请号：KR1019940029919
申请日：1994-11-15
Applicant: 한국전자통신연구원
Abstract: 본 발명은 다치 논리 값의 부정(NOT)을 구하는 다치 논리 부정 연산장치에 관한 것으로, 각각 소정 비트를 갖는 k + 1(k는 임의의 양의 정수) 개의 이진수(S
o ~S
k ) 입력을 한 개씩 받아 들여 이진 논리 부정 연산을 수행하는 k + 1개의 이진 논리 부정 연산기와, 이 논리 부정 연산기들의 출력을 받아 들여 덧셈하는 산술 덧셈기로 구성되어서, 경제적인 다치 논리회로의 설계가 가능하게 된다.-
公开(公告)号：KR1019970055593A
公开(公告)日：1997-07-31
申请号：KR1019950052642
申请日：1995-12-20
Applicant: 한국전자통신연구원
IPC: H03M7/00
Abstract: 본 발명은 CDMA방식의 이동통신 시스템에서 데이타 전송속도를 가변하기 위한 방식에 관한 것으로 특히, 가변 데이터율을 갖는 통신 시스템에서 전송하고자 하는 소정비트의 데이터율 정보를 전송하고자 하는 입력정보와 함께 수신단에 전송하는 방법에 있어서, 순환길쌈 부호를 사용하여 현재 전송하고자 하는 소정 비트의 데이터율 정보를 전송하고자 하는 입력정보와 함께 부호화하여 수신단에 전송하는 제1과정과, 소정 비트의 데이터율 정보를 가능한한 빨리 복호하기 위해 순환길쌈부호의 부호화 블럭 크기를 Subframe단위로 조절하는 제2과정 및 상기 과정에서 생성된 심볼열을 수신하여 소정길이의 데이타 깊이만큼 지연된 시점에서 비터비 복호기에 의해 복호된 데이타율 정보를 이용하여 현재 프레임의 데이타 크기를 결정하고 나머지 정보비트 복호하는 제3과정을 포함하는 것을 특징으로 하는 비터비 데이타 전송방식을 적용한 통신시스템에서의 데이터 전송방법을 제공하며, n가지의 데이터 전송율을 사용하는 가변 데이터 전송 시스템의 경우 약 1/n의 비율로 비터비복호 계산량을 감소시킬 수 있으며, 정보 전송율의 추정오류가 발생할 지라도 이에 의한 파급 효과가 없어진다는 효과가 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019960018870A
公开(公告)日：1996-06-17
申请号：KR1019940029917
申请日：1994-11-15
Applicant: 한국전자통신연구원
IPC: G06F7/44
Abstract: 본 발명에서는 이진수끼리의 논리곱 연산을 포함하면서 다치 논리끼리의 논리곱 연산이 가능한 논리곱 연산법칙을 정의하고 이들의 논리곱 연산기를 제안한다.
3개의 다치 논리 입력을 갖는 논리곱 연산기는 각각 두개의 입력을 갖는 두개의 다치 논리곱 연산기로 구성된다.
이러한 다치 논리곱 연산기는 기존의 이진 논리곱 연산기의 연산기능 및 이진-다치 논리곱 연산기의 연산기능을 포함한다.-
公开(公告)号：KR1019950015065A
公开(公告)日：1995-06-16
申请号：KR1019930025911
申请日：1993-11-30
Applicant: 한국전자통신연구원
IPC: G06F7/44
Abstract: 본 발명은, 이진끼리의 논리합 연산기능을 포함하면서 다치논리값과 이진 논리값 사이의 직접적인 논리곱 연산이 가능한 이진-다치 논리곱 연산기 및 연산 방법을 제공하는데 그 목적이 있으며, 논리 연산 대상값으로 이진논리값과 다치 논리값을 입력받고, 상기 다치논리값의 최대값을 입력받는 제1단계와, 상기 이진논리값이 '0'이면 입력되는 다치논리값을 최소값을 취하고 상기 이진 논리값이 '1'이면 다치논리 값의 최대값을 취하여 연산출력값으로 출력하는 제2단계에 의해 수행되는 연산방법과 상기 연산방법에 따라 동작하는 이진-다치 논리합 연산기로 이루어진다.
-
公开(公告)号：KR100281407B1
公开(公告)日：2001-02-01
申请号：KR1019980052563
申请日：1998-12-02
Applicant: 한국전자통신연구원
IPC: H04B7/26
Abstract: 본 발명은 연속 간섭 제거 검파기의 지연 시간은 줄이고, 병렬 간섭 제거 검파기의 복잡도 또한 줄일 수 있는 두 검파기의 장점이 결합된 하이브리드 형태의 다중 사용자 검파기를 개발하여 이동 통신 시스템에 적용시, 시스템의 가입자 용량은 늘일 수 있고, 성능 향상도 가지고 올 수 있는 것을 목적으로 한다. 이와같은 본 발명의 목적을 달성하기 위한 수단은, 수신되는 원 사용자신호의 파워를 판단하여 크기가 센 순서대로 신호들을 정렬하는 내림차순 정렬부와, 상기 내림차순 정렬부에서 정렬된 신호중에서 신호의 파워가 큰 소정갯수의 신호들을 결정한 후, 그 결정된 신호 및 결정되지 않은 신호들을 각각 출력하는 사용자신호 수 결정부와, 상기 사용자신호 수 결정부에서 결정된 신호들을 연속적으로 검파하여 간섭신호를 발생하고, 수신된 원 사용자신호에서 그 발생된 간섭신호를 제거하는 연속간섭 제거 검파기와, 상기 사용자신호 수 결정부에서 결정되지 않은 신호들을 병렬적으로 검파하여 간섭신호를 발생하고, 상기 연속간섭 제거 검파기에 수신된 원 사용자신호에서 그 간섭신호를 제거하는 병렬간섭 제거 검파기를 포함하여 구성된다.
-
公开(公告)号：KR1020000037799A
公开(公告)日：2000-07-05
申请号：KR1019980052563
申请日：1998-12-02
Applicant: 한국전자통신연구원
IPC: H04B7/26
CPC classification number: H04W28/04 , H04B1/71072 , H04B1/71075
Abstract: PURPOSE: A multi-user detector of hybrid type is provided to extend number of subscriber in each system and to improve efficiency of the detector. CONSTITUTION: A descending sort organizer(310) receives power signals and sorts the signals in the order of a largest power signal to a smallest power signal. A number decision part of user signal(320) determines SIC(Successive Interference Cancellation) detector(330). The SIC detector detects the selected power signals and a PIC(Parallel Interference Cancellation) detector detects unselected power signal. In the SIC detector; an adding filter(331) detects a largest power signal after filtering; a determine part of information value(332) decides an information value of detected signal; an interference signal generator(333) generates interference signal using decided information value, an estimated amplitude value, and user code; an interference signal cancellation device(334) does feedback to the adding filter(331) after deleting the interference signal from the user signal. In the PIC detector; the unselected signals are matched and filtered in a matching filter bank(341); a amplitude estimator(342) presupposes the amplitude of user signal by multiplying the filtered signal and estimated amplitude; a signal proliferate device(343) spreads the estimated signal; a partial adder(344) generates interface signal; a matching filter(346) matches and filters the signal after canceling the interference signal using an interference signal cancellation device; a determine part of information(347) decides information value of filtered signal.
Abstract translation: 目的：提供混合型多用户检测器，以扩展每个系统中的用户数量，提高检测器的效率。 构成：下降排序管理器（310）接收功率信号并按照最大功率信号的顺序将信号排列成最小功率信号。 用户信号（320）的数字决定部分确定SIC（连续干扰消除）检测器（330）。 SIC检测器检测所选择的功率信号，并且PIC（并行干扰消除）检测器检测未选择的功率信号。 在SIC检测器中 加法滤波器（331）检测滤波后的最大功率信号; 信息值的确定部分（332）决定检测信号的信息值; 干扰信号发生器（333）使用决定信息值，估计振幅值和用户码产生干扰信号; 在从用户信号中删除干扰信号之后，干扰信号消除装置（334）对加法滤波器（331）进行反馈。 在PIC检测器中; 未匹配的信号在匹配的滤波器组（341）中进行匹配和滤波; 振幅估计器（342）通过将滤波信号和估计振幅相乘来预先设定用户信号的振幅; 信号增殖装置（343）扩展估计信号; 部分加法器（344）产生接口信号; 匹配滤波器（346）使用干扰信号消除装置在消除干扰信号之后对信号进行匹配和滤波; 信息的确定部分（347）决定滤波信号的信息值。
-
公开(公告)号：KR100159204B1
公开(公告)日：1999-03-20
申请号：KR1019950052642
申请日：1995-12-20
Applicant: 한국전자통신연구원
IPC: H03M7/00
Abstract: 본 발명은 CDMA방식의 이동통신 시스템에서 데이타 전송속도를 가변하기 위한 방식에 관한 것으로 특히, 가변 데이터율을 갖는 통신 시스템에서 전송하고자 하는 소정비트의 데이터율 정보를 전송하고자 하는 입력정보와 함께 수신단에 전송하는 방법에 있어서, 순환길쌈 부호를 사용하여 현재 전송하고자 하는 소정 비트의 데이터율 정보를 전송하고자 하는 입력정보와 함께 부호화하여 수신단에 전송하는 제1과정과, 소정 비트의 데이터율 정보를 가능한한 빨리 복호하기 위해 순환길쌈부호의 부호화 블럭 크기를 Subframe단위로 조절하는 제2과정 및 상기 과정에서 생성된 심볼열을 수신하여 소정길이의 데이타 깊이만큼 지연된 시점에서 비터비 복호기에 의해 복호된 데이타율 정보를 이용하여 현재 프레임의 데이타 크기를 결정하고 나머지 정보비트� �� 복호하는 제3과정을 포함하는 것을 특징으로 하는 비터비 데이타 전송방식을 적용한 통신시스템에서의 데이터 전송방법을 제공하며, n가지의 데이터 전송율을 사용하는 가변 데이터 전송 시스템의 경우 약 1/n의 비율로 비터비복호 계산량을 감소시킬 수 있으며, 정보 전송율의 추정오류가 발생할 지라도 이에 의한 파급 효과가 없어진다는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.02 seconds)
