-
公开(公告)号：KR1019950005613B1
公开(公告)日：1995-05-27
申请号：KR1019920024211
申请日：1992-12-14
IPC: H04N7/10
Abstract: The analog and the digital signal processing circuit is integrated in one IC to reduce size of an optical receiver module. The optical signal receiver comprises a pre-amplifier (1) for amplifying input signal transmitted from an optical signal receiver (8), a limiting amplifier (2) for amplifying output signal of the pre-amplifier upto a data level, a digital interface circuit (3) for converting output signal of the limiting amplifier into digital signals, a clock signal generator (5) for extracting clock signal from output signal of the digital interface circuit (3), and a data recovering circuit (4) for syncbronizing data transmitted from the digital interface circuit (3) to clock signal generated by the clock signal generator (5).
Abstract translation: 模拟和数字信号处理电路集成在一个IC中，以减小光接收器模块的尺寸。 光信号接收机包括用于放大从光信号接收器（8）发送的输入信号的前置放大器（1），用于放大前置放大器的输出信号直到数据电平的限幅放大器（2），数字接口电路 （3），用于将限幅放大器的输出信号转换为数字信号;时钟信号发生器（5），用于从数字接口电路（3）的输出信号中提取时钟信号;以及数据恢复电路（4），用于将发送的数据进行同步化 从数字接口电路（3）到由时钟信号发生器（5）产生的时钟信号。
-
公开(公告)号：KR1019950005611B1
公开(公告)日：1995-05-27
申请号：KR1019920021399
申请日：1992-11-13
IPC: H04N7/10
Abstract: The reframe circuit is for reconstructing data during demultiplexing process. The circuit comprises a demultiplexing circuit (1) for receiving bit interleaving multiplexed data signal, a clock signal frequency divider (5) for providing clock signal to the demultiplexing circuit (1), a frame detector (2) for detecting frame patterns from output signal of the demultiplexing circuit (1), a channel number detector (3) for detecting channel from output signal of the frame detector (2), and a skip pulse generator (4) for generating skip pulse according to output signal of the channel number detector (3).
Abstract translation: 重构电路用于在解复用过程中重建数据。 该电路包括用于接收位交织复用数据信号的解复用电路（1），用于向解复用电路（1）提供时钟信号的时钟信号分频器（5），用于从输出信号检测帧模式的帧检测器 ，用于从帧检测器（2）的输出信号检测信道的信道号检测器（3），以及用于根据信道号检测器（2）的输出信号产生跳跃脉冲的跳过脉冲发生器（4） （3）。
-
公开(公告)号：KR1019940013210A
公开(公告)日：1994-06-25
申请号：KR1019920021399
申请日：1992-11-13
IPC: H04N7/10
Abstract: 본 발명은 광 CATV망에서 분배 센터와 가입자 가내간의 TV, 음성등의 데이터 전송을 위한 155Mb/s급의 다중/역다중화 기능을 구현하기 위하여 역다중화시 프레임 동기를 통한 정확한 데이터의 복구가 가능하게 하는 비트 인터리빙 다중화된 신호에 대한 채널번호와 스킵펄스를 이용한 리프레임 회로에 관한 것으로, 비트 인터리빙 다중화된 데이타 신호를 인가받는 역다중화 수단(1)과, 상기 역다중화 수단(1)으로 클럭을 제공하기 위한 클럭 분주 수단(5)과, 상기 역다중화 수단(1)으로 부터의 출력을 인가받아 프레임 패턴을 검출하는 프레임 검출 수단(2)과, 상기 역다중화 수단(1)의 출력과 상기 프레임 검출 수단(2)의 출력을 인가받아 채널번호를 읽어내는 채널 번호 검출 수단(3)과, 상기 채널 번호 검출수단(3)에서 읽어들인 채널 번호의 값에 따라 스킵 펄스 발생시켜 클럭 분주 수단(5)을 제어하도록 하는 스킵 펄스 생성 수단(4)을 구비한 것을 특징으로한다.
-
-
-
Search Results
44
records
(took 0.019 seconds)
