中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

51 records (took 0.03 seconds)

    EXTRACTION DE CLE DANS UN CIRCUIT INTEGRE
    41.
    发明专利
    EXTRACTION DE CLE DANS UN CIRCUIT INTEGRE 未知

    公开(公告)号：FR2964278A1

    公开(公告)日：2012-03-02

    申请号：FR1056886

    申请日：2010-08-31

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： MARINET FABRICE

    IPC: H04L9/14 ,  G06F21/73 ,  G11C11/401

    Abstract: L'invention concerne un procédé d'extraction d'une clé par une fonction non duplicable physiquement exploitant les états présentés par des cellules d'une mémoire volatile (13) suite à une mise sous tension de cette mémoire, dans lequel : des cellules sont lues en fonction d'adresses stockées en mémoire non volatile ; un code correcteur d'erreur (43) corrige les états lus ; et, en cas d'erreur corrigée, l'adresse de la cellule fournissant un état erroné est remplacée, en mémoire non volatile, par celle d'une autre cellule fournissant l'état non erroné

    45.
    发明专利
    未知

    公开(公告)号：AT515798T

    公开(公告)日：2011-07-15

    申请号：AT09167014

    申请日：2009-07-31

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： FORNARA PASCAL ,  MARINET FABRICE

    IPC: H01L27/10 ,  G11C17/16

    Abstract: The circuit (30) has a semiconductor material e.g. polycrystalline silicon, substrate (12) and pixels (Pix1, 1, Pix1, 2) constituting shinning or metallization level metallic portions. The shinning or metallization level metallic portion of one pixel is connected to the substrate. The shinning or metallization level metallic portion of the other pixel is separated from the substrate by an insulating partition (32). Capacitive coupling elements (CE1, 1, CE1, 2) e.g. metal oxide semiconductor transistor, connects the pixels to a selection element. An independent claim is also included for a method for storing an image in an integrated circuit.

    PROCEDE DE PROTECTION D'UNE PUCE DE CIRCUIT INTEGRE CONTRE DES ATTAQUES LASER
    46.
    发明专利
    PROCEDE DE PROTECTION D'UNE PUCE DE CIRCUIT INTEGRE CONTRE DES ATTAQUES LASER 未知

    公开(公告)号：FR2951016A1

    公开(公告)日：2011-04-08

    申请号：FR0956920

    申请日：2009-10-05

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： FORNARA PASCAL ,  MARINET FABRICE

    IPC: H01L21/223 ,  G06K19/073 ,  H01L23/58

    Abstract: L'invention concerne un procédé de protection contre des attaques laser d'une puce de circuit intégré (21) formée dans et sur un substrat semiconducteur (3) et comprenant dans la partie supérieure du substrat une partie active (5) dans laquelle sont formés des composants, ce procédé comportant les étapes suivantes : former dans le substrat une zone (23) de piégeage d'impuretés s'étendant sous la partie active (5), la limite supérieure de ladite zone étant à une profondeur comprise entre 5 et 50 µm de la face supérieure du substrat ; et introduire dans le substrat des impuretés métalliques diffusantes.

    Procédé de protection de données stockées dans une mémoire, et circuit intégré correspondant
    47.
    发明专利
    Procédé de protection de données stockées dans une mémoire, et circuit intégré correspondant 未知

    公开(公告)号：FR3099259A1

    公开(公告)日：2021-01-29

    申请号：FR1908376

    申请日：2019-07-24

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： FORNARA PASCAL ,  MARINET FABRICE

    IPC: G06F21/70 ,  H01L27/115

    Abstract: Le circuit intégré comprend : - une mémoire (MEM) comportant au moins un transistor d’état (TE) comprenant une grille flottante (FG), stockant une donnée respective ; - un dispositif de protection des données stockées dans la mémoire (DIS) comprenant, pour chaque transistor d’état (TE), au moins une structure capacitive (SC) comprenant un premier corps électriquement conducteur (CC1) couplé à la grille flottante (FG) du transistor d’état (TE), un corps diélectrique (IMD), et un deuxième corps électriquement conducteur (CC2) couplé à une borne de masse (GND). Le corps diélectrique (IMD) est configuré pour coupler électriquement la grille flottante (FG) et la borne de masse (GND) de façon à modifier la charge de la grille flottante (FG) et perdre la donnée correspondante si une solution aqueuse est mise en contact avec le corps diélectrique (IMD), et pour isoler électriquement la grille flottante (FG) et la borne de masse (GND) sinon. Figure pour l’abrégé : Fig 1A

    Procédé d'authentification d'un processeur
    48.
    发明专利
    Procédé d'authentification d'un processeur 未知

    公开(公告)号：FR3094512A1

    公开(公告)日：2020-10-02

    申请号：FR1903343

    申请日：2019-03-29

    Applicant: ST MICROELECTRONICS ROUSSET ,  PROTON WORLD INT NV

    Inventor： PEETERS MICHAEL ,  MARINET FABRICE

    IPC: G06F21/44

    Abstract: Procédé d'authentification d'un processeur La présente description concerne un procédé (100) d'authentification d'un processeur (1000), comportant une unité arithmétique et logique (1060), comprenant les étapes suivantes : la réception, sur une première borne de l'unité arithmétique et logique (1060), d'au moins un opérande (OP1, ... OPN) décodé d'au moins une partie d'un code opératoire à exécuter (OPCODE) ; et la réception, sur une deuxième borne de l'unité arithmétique et logique (1060), d'une première instruction (INSTR-SIG) combinant une deuxième instruction (INSTR) décodée du code opératoire à exécuter (OPCODE) et au moins un code opératoire exécuté précédemment. Figure pour l'abrégé : Fig. 2

Patent Agency Ranking