公开(公告)号：CN103354926B

公开(公告)日：2016-04-06

申请号：CN201180066429.5

申请日：2011-01-31

Applicant: 三菱电机株式会社

Inventor： 吉川幸司 ,  中田成宪

IPC: G06F12/00

CPC classification number: G06F12/0246 ,  G06F2212/1016 ,  G06F2212/1044 ,  G06F2212/1048 ,  G06F2212/7201 ,  G06F2212/7205 ,  G06F2212/7211

Abstract: 微型计算机（10）保持针对将所有扇区在规定条件之下划分为多个而得到的各扇区分区的每一个，对应了闪存存储器（20）中的、分别不同的存储器区域的群组定义表（132）。存储器控制部（120）参照群组定义表（132）来确定与指定的扇区对应的存储器区域，在该确定的存储器区域的范围内，检索与该指定的扇区对应的物理地址。另外，存储器控制部（120）在发生了与指定的扇区对应的数据的改写的情况下，在该存储器区域的范围内进行扇区的移动。

公开(公告)号：CN105426315A

公开(公告)日：2016-03-23

申请号：CN201410639474.0

申请日：2014-11-13

Applicant: 慧荣科技股份有限公司

Inventor： 沈扬智 ,  李厚鋆

IPC: G06F12/02

CPC classification number: G06F12/0246 ,  G06F2212/1016 ,  G06F2212/7201 ,  G11C7/1072

Abstract: 本发明提出一种实体储存对照表维护方法，由处理单元执行，至少包含下列步骤：驱动存取介面，用以从储存单元中的区块的最后一个页面读取群组对照表，并且储存群组对照表至动态随机存取存储器。依据群组对照表驱动存取介面，用以从储存单元读取多个群组的数据，并且储存群组的数据至动态随机存取存储器中的实体储存对照表的指定位置。每一群组储存一段逻辑区块地址区间的数据实际储存于储存单元中的哪个位置的信息。

公开(公告)号：CN102754088B

公开(公告)日：2016-03-09

申请号：CN201080063209.2

申请日：2010-11-10

Applicant: 桑迪士克科技股份有限公司

Inventor： A.W.辛克莱

IPC: G06F13/16

CPC classification number: G06F13/1647 ,  G06F12/0246 ,  G06F2212/7201 ,  G06F2212/7202 ,  G06F2212/7205 ,  G06F2212/7208

Abstract: 公开了一种用于允许在闪存的一部分中进行主机写入操作、同时在闪存的第二部分中进行另一操作的方法和系统。该方法包括：在存储器系统的前端处接收数据，在存储器系统中选择多个子阵列中的至少一个来执行主机写入操作，以及选择其中至少一个其他子阵列，来执行第二操作。然后，基本上同时执行该写入操作和第二操作。该存储器系统包括：多个子阵列，每个子阵列与分离的子阵列控制器相关；以及前端控制器，被适用于在子阵列中选择和开始同时操作。

公开(公告)号：CN105243024A

公开(公告)日：2016-01-13

申请号：CN201410349751.4

申请日：2014-07-22

Applicant: 宇瞻科技股份有限公司

Inventor： 李俊昌

IPC: G06F12/02 ,  G06F12/16

CPC classification number: G06F9/4408 ,  G06F9/4406 ,  G06F9/441 ,  G06F12/0246 ,  G06F12/1009 ,  G06F2212/7201

Abstract: 本发明提供一种逻辑磁区配置方法及具有其的非易失性存储装置，其为经由开机的次数来决定逻辑磁区地址表中多个逻辑区域其中之一。所选择的逻辑区域对应到实体磁区中的一数据区域。且非易失性存储装置于所选择的逻辑区域中存取储存在上述数据区域中的数据。据此，本发明所提供的逻辑磁区配置方法及具有其的非易失性存储装置在每次开机时皆会呈现实体磁区中不同的数据区域的数据，以简化使用者操作且能避免使用者恶意破坏或误删实体磁区中其他未使用的数据区域的数据，进而可提升非易失性存储装置执行多重开机时的效率。

公开(公告)号：CN104965805A

公开(公告)日：2015-10-07

申请号：CN201510323859.0

申请日：2010-09-15

Applicant: 株式会社东芝

Inventor： 山岸邦彦 ,  斋藤利忠

IPC: G06F13/38

CPC classification number: G06F13/4068 ,  G06F12/0246 ,  G06F13/385 ,  G06F13/40 ,  G06F13/4063 ,  G06F13/42 ,  G06F13/4282 ,  G06F2212/7201 ,  G06F2213/3804 ,  G06F2213/3854 ,  H04L25/03828 ,  G06F13/387 ,  G06F2213/0012

Abstract: 本发明涉及半导体设备和存储器系统。根据一个实施例，一种能够与主机装置(2)通信的半导体设备(1，12)包括符号生成单元(24)、编码单元(25)和传输单元(26)。符号生成单元(24)包括随机数生成电路(32)并且根据由随机数生成电路(32)生成的随机数来生成符号。编码单元(25)为符号执行8b/10b编码。传输单元(26)将由8b/10b编码单元(25)编码的符号传输到主机装置(2)。

公开(公告)号：CN104937565A

公开(公告)日：2015-09-23

申请号：CN201380071543.6

申请日：2013-03-28

Applicant: 惠普发展公司 ,  有限责任合伙企业

Inventor： D.L.福伊特

IPC: G06F12/02 ,  G06F13/14 ,  G11C16/06

CPC classification number: G06F12/0292 ,  G06F11/1443 ,  G06F11/2094 ,  G06F11/2097 ,  G06F12/0238 ,  G06F12/0804 ,  G06F12/0868 ,  G06F13/404 ,  G06F17/30268 ,  G06F17/30581 ,  G06F2212/1008 ,  G06F2212/1032 ,  G06F2212/1048 ,  G06F2212/214 ,  G06F2212/7201 ,  G11C16/22

Abstract: 组地址范围被映射到非易失性存储器的存储器地址范围。如果第一存储器地址被映射到所述组地址范围并且针对第一存储器地址请求写访问，则存储器地址范围的第一存储器地址将被复制到易失性存储器。响应于同步命令，将组地址范围从第一节点传送到第二节点。在传送组地址范围之后，所复制的地址将被写NVM。

公开(公告)号：CN104903868A

公开(公告)日：2015-09-09

申请号：CN201380064261.3

申请日：2013-12-09

Applicant: 谷歌公司

Inventor： 阿尔贝特·T·博尔歇斯 ,  本杰明·S·格尔布 ,  托马斯·J·诺里 ,  安德鲁·T·斯温

IPC: G06F12/02 ,  G06F3/06

CPC classification number: G06F12/0246 ,  G06F3/0611 ,  G06F3/0631 ,  G06F3/0659 ,  G06F3/0688 ,  G06F2212/7201

Abstract: 本发明揭示一种数据存储装置，其包含多个快闪存储器装置，其中快闪存储器装置中的每一者被布置成具有用于存储数据的多个页的多个块。数据存储装置包含与快闪存储器装置操作地耦合的存储器控制器。存储器控制器经配置以从主机装置接收虚拟到物理存储器地址转换映射，其中物理存储器地址包含主机装置上的存储器的物理地址。存储器控制器经配置以将虚拟到物理存储器地址转换映射存储在存储器控制器上的存储器模块中，直接从在主机装置上运行的应用程序接收命令，其中命令包含引用主机装置上的存储器的虚拟存储器地址，且使用虚拟到物理存储器地址转换映射将虚拟存储器地址转换为物理存储器地址。

公开(公告)号：CN104903842A

公开(公告)日：2015-09-09

申请号：CN201380068977.0

申请日：2013-12-23

Applicant: 桑迪士克科技股份有限公司

Inventor： A.W.辛克莱 ,  N.J.托马斯 ,  B.赖特

IPC: G06F3/06 ,  G06F12/02

CPC classification number: G06F3/061 ,  G06F3/0659 ,  G06F3/0679 ,  G06F3/0688 ,  G06F12/0246 ,  G06F12/0292 ,  G06F2212/1016 ,  G06F2212/7201 ,  G06F2212/7202 ,  G06F2212/7203 ,  G06F2212/7204 ,  G06F2212/7205 ,  G06F2212/7208

Abstract: 公开了一种大容量贮存存储器系统和操作的方法。存储器包括，接口，其适应于接收来自主机的数据，多个闪速存储器裸芯和控制器，其中所述控制器被配置为接收第一命令并且基于第一命令在所述多个裸芯之上同步地读取或写入数据，以及接收第二命令并且基于第二命令在每个裸芯中异步地并且独立地读取或写入数据。所述控制器可以在用于所述多个闪速存储器裸芯的单独的一个的编程的最大单元编程数据。所述控制器可以是多个控制器，其每一个被配置为基于在所述子集中的裸芯特征选择裸芯的专门的子集中的哪个裸芯以写入数据。所述多个裸芯可以是多层、和每层多分区的闪速存储器裸芯。

公开(公告)号：CN104750625A

公开(公告)日：2015-07-01

申请号：CN201410743784.7

申请日：2014-12-08

Applicant: 慧荣科技股份有限公司

Inventor： 林建成 ,  梁嘉旗 ,  黄昌杰 ,  李介豪

IPC: G06F12/08 ,  G06F3/06

CPC classification number: G06F11/1469 ,  G06F3/0604 ,  G06F3/0631 ,  G06F3/064 ,  G06F3/0652 ,  G06F3/0679 ,  G06F11/1072 ,  G06F11/141 ,  G06F11/1435 ,  G06F12/0246 ,  G06F12/0802 ,  G06F12/121 ,  G06F2212/1032 ,  G06F2212/60 ,  G06F2212/69 ,  G06F2212/7201 ,  G06F2212/7202 ,  G06F2212/7203 ,  G06F2212/7209 ,  G11C11/56 ,  G11C29/52 ,  G11C2029/0411 ,  G11C2211/5641 ,  Y02D10/13

Abstract: 本发明提供快闪存储器型数据储存装置、与快闪存储器控制方法。快闪存储器包括多阶以及单阶存储单元。微控制器是运作来在随机存取存储器上针对采多阶存储单元的第一数据接收区块建立第一物理-逻辑地址映射表、并针对采单阶存储单元的第二数据接收区块建立第二物理-逻辑地址映射表。关于原本储存于第一数据接收区块、且其于第一物理-逻辑地址映射表上对应有尚未封存的映射资讯的数据，随着将之更新至该第二数据接收区块，该微控制器还运作根据第一物理-逻辑地址映射表更新一逻辑-物理地址映射表。该物理-逻辑地址映射表设置在该快闪存储器上。

公开(公告)号：CN104731523A

公开(公告)日：2015-06-24

申请号：CN201410686220.4

申请日：2014-11-25

Applicant: 国际商业机器公司

Inventor： C.J.坎普 ,  A.D.沃尔斯

IPC: G06F3/06 ,  G06F12/02

CPC classification number: G06F12/0246 ,  G06F2212/7201 ,  G06F2212/7211

Abstract: 在至少一个实施例中，多个控制器实施非易失性分级存储系统的协同管理。在存储系统中，第一控制器从至少第二和第三控制器接收关于在第二和第三控制器的控制下的物理存储装置的多个存储单元的健康状况的健康报告，并维护健康报告中接收的信息的健康数据库。响应于健康事件并基于健康数据库中的信息，第一控制器修改在其控制下的多个存储单元中的一个或多个的逻辑至物理地址映射，使得具有较大访问热度的数据被映射至相对较健康的存储单元，以及具有较小访问热度的数据被映射至相对较不健康的存储单元。此后，第一控制器根据经修改的逻辑至物理地址映射，将写入请求引导至在其控制下的存储单元。