公开(公告)号：WO2003025841A1

公开(公告)日：2003-03-27

申请号：PCT/FR2002/003136

申请日：2002-09-13

Applicant: STMICROELECTRONICS S.A. ,  TISSE, Christel-Loïc

Inventor： TISSE, Christel-Loïc

IPC: G06K9/46

CPC classification number: G06K9/00604 ,  G06K9/00268 ,  G06K9/4633 ,  G06T7/66 ,  G06T7/70 ,  G06T2207/30041

Abstract: L'invention concerne un procédé de localisation, dans une image numérique, d'un centre d'un cercle, comportant les étapes suivantes : a) prédéfinir un ensemble de rayons potentiels du cercle b) dimensionner (303) deux accumulateurs a une dimension sous la forme d'une matrice colonne d'au plus la taille de l'image en abscisse et d'une matrice ligne d'au plus la taille de l'image en ordonnée c) successivement, pour chaque pixel de l'image : (i) sélectionner successivement chaque rayon potentiel (ii) évaluer la position du centre potentiel d'un cercle du rayon sélectionné et dont le pixel considéré est sur la périphérie et (iii) incrémenter lesdits accumulateurs aux abscisse et ordonnée du centre potentiel et d) sélectionner (304), comme coordonnées du centre localise, l'abscisse et l'ordonnée correspondant au maximum des accumulateurs.

Abstract translation:

本发明涉及一种方法 在数字图像中定位圆的中心，包括以下步骤：a）精确确定所述圆的一组电势半径; b）确定（303）两个累加器的尺寸（303） （e）依次对于图像大小为横坐标的图像尺寸至多为图像大小的行矩阵形式的维，以及对于 图像：（i）连续选择每个可能的半径;（ii）评估所选射线的圆的潜在中心的位置; 并且其像素被认为是r＆oacute; （iii）将所述累加器递增到横坐标并且从所述潜在中心排序，以及d）从所述局部化中心协调选择（304）所述横坐标和所述横坐标 顺序对应最大的累加器。

公开(公告)号：WO2003024017A3

公开(公告)日：2003-03-20

申请号：PCT/FR2002/003007

申请日：2002-09-04

Applicant: STMICROELECTRONICS S.A. ,  SAGEM SA ,  LIARDET, Pierre-Yvan ,  CHABANNE, Hervé

Inventor： LIARDET, Pierre-Yvan ,  CHABANNE, Hervé

IPC: H04L9/06

Abstract: L'invention concerne un procédé et un système de sécurisation d'une quantité secrète, contenue dans un dispositif électronique, et utilisée au moins en partie dans un algorithme syméztique de chiffrement d'au moins une partie d'une donnée d'entrée exécutant un nombre (N) prédéterminé d'itérations successives d'une même fonction et produisant au moins une partie d'une donnée de sortie, et consistant : à mémoriser (14) , après un premier nombre (X) d'itérations, un résultat intermédiaire ; à appliquer, à la donnée de sortie, une fonction inverse à celle du chiffrement pendant un nombre (N-X) d'itérations correspondant à la différence entre le nombre total d'itérations et le premier nombre ; à comparer (18) le résultat intermédiaire au résultat des itérations de la fonction inverse ; et à ne valider le chiffrement que si lesdits deux résultats sont identiques. L’invention s’applique à la détection d’une tentative de piratage par analyse statitistique d’erreurs ( Differential Fault Analysis, DFA).

公开(公告)号：WO2002103797A2

公开(公告)日：2002-12-27

申请号：PCT/FR2002/002063

申请日：2002-06-14

Applicant: STMICROELECTRONICS S.A. ,  GERMANA, Rosalia

Inventor： GERMANA, Rosalia

IPC: H01L27/092

CPC classification number: H01L21/8238 ,  H01L27/092

Abstract: L'invention concerne un circuit integre de type CMOS comprenant, dans un substrat semiconducteur (1) d'un premier type de conductivite, un caisson (2) du deuxieme type de conduc- tivite a dopage retrograde, la limite dudit caisson etant recou- verte d'une zone isolante inter-caisson (4), les composants contenus dans ledit caisson etant separes entre eux par des zones isolantes intra-caisson (6, 7), des premieres ∼lantations d'isolement (15) a niveau de dopage eleve du deuxieme type de conductivite s'etendant sous chaque zone isolante intra-caisson. Une deuxieme region (21) a niveau de dopage eleve du deuxieme type de conductivite, identique aux premieres regions, s'etend partiellement sous l'isolant inter-caisson au-dela de la peri- pherie de chaque caisson.

Abstract translation: 本发明涉及一种集成CMOS电路，其包括在具有第一类导电性的半导体衬底（1）中具有第二类型逆向掺杂导电性的壳体（2），所述壳体的端部被覆盖在所述壳体 套管绝缘区域（4）。 包含在所述壳体中的部件通过套管内绝缘区域彼此分离（6,7）。 第二类高电平掺杂电导率的第一绝缘元件（15）在每个管壳内绝缘区域内延伸。 第二类型的高级掺杂电导率的第二区域（21）部分地延伸在每个壳体的周边之外的套管间绝缘体下方。

公开(公告)号：WO2002088934A1

公开(公告)日：2002-11-07

申请号：PCT/FR2002/001491

申请日：2002-04-29

Applicant: STMICROELECTRONICS S.A. ,  LIARDET, Pierre-Yvan ,  ROMAIN, Fabrice

Inventor： LIARDET, Pierre-Yvan ,  ROMAIN, Fabrice

IPC: G06F7/72

CPC classification number: G06F7/72 ,  G06F21/755 ,  G06F2207/7247

Abstract: L'invention concerne un procédé de brouillage, au moyen d'une quantité aléatoire (r), d'un calcul mettant en oeuvre au moins une opération modulaire (3), le procédé consistant à multiplier un premier modulo (n) par ladite quantité aléatoire, à prendre comme modulo de l'opération, le résultat (m) de cette multiplication et à effectuer une réduction modulaire du résultat de l'opération, sur la base du premier modulo (n).

Abstract translation: 本发明涉及一种使用至少模块化操作（3）以随机数（r）加密计算的方法，所述方法包括将第一模（n）乘以所述随机数，以模数 操作，所述乘法的结果（m）和基于第一模（n）执行操作结果的模块化减少。

公开(公告)号：WO2002082241A1

公开(公告)日：2002-10-17

申请号：PCT/FR2002/001143

申请日：2002-04-02

Applicant: STMICROELECTRONICS S.A. ,  LINK, Jean-François ,  DAVIDESCU, Dragos

Inventor： LINK, Jean-François ,  DAVIDESCU, Dragos

IPC: G06F1/00

CPC classification number: G06F21/79 ,  G06F12/1466

Abstract: Le contrôle d'accès à des données protégées stockées dans une mémoire, notamment une mémoire figée du type ROM, est mis en oeuvre avec des moyens de mémorisation (2) ayant une zone protégée (2a) de mémorisation des données protégées et une entrée de commande (CS; CS-R) permettant de bloquer ou d'autoriser l'accès à ces données, et avec des moyens de validation (4) pour contrôler une demande d'accès aux données protégées en agissant sélectivement sur l'entrée de commande. Le système intègre une clé interne, stockée par exemple dans la zone protégée, et comprend des moyens d'entrée d'une clé d'entrée fournie depuis l'extérieur, les moyens de validation (4) autorisant l'accès aux données protégées que lorsqu'il y a concordance entre la clé interne et la clé d'entrée.

Abstract translation: 利用具有用于存储受保护数据的保护区（2a）的存储装置（2）和用于存储受保护数据的命令输入（CS，CS-R）来实现对存储在存储单元中，特别是只读存储器中的受保护数据的访问控制 拒绝或授权访问所述数据，以及验证装置（4），用于通过有选择地对命令输入进行控制来控制对受保护数据的访问请求。 该系统包括存储在例如保护区域中的内部密钥，并且包括用于输入从外部提供的输入密钥的装置，所述验证装置（4）在内部密钥和输入之间存在一致性时授权访问受保护的数据 键。

公开(公告)号：WO2002065637A1

公开(公告)日：2002-08-22

申请号：PCT/FR2002/000510

申请日：2002-02-11

Applicant: STMICROELECTRONICS S.A. ,  MONCEAU, Laurent ,  DUBOIS, Catherine

Inventor： MONCEAU, Laurent ,  DUBOIS, Catherine

IPC: H03G1/00

CPC classification number: H03G1/0088

Abstract: L'invention concerne un circuit pour normaliser un signal de tension. Le circuit comprend un premier convertisseur tension-courant (1) recevant le signal à normaliser (V) et une tension de référence (V0) et fournissant un courant proportionnel à la différence de tension entre la tension du signal à normaliser et la tension de référence, un premier amplificateur de courant (5) attaqué par le premier convertisseur tension-courant, un deuxième convertisseur tension-courant (1') recevant une tension de réglage (Vreg) et la tension de référence (V0) et fournissant un courant proportionnel à la différence de tension entre la tension de réglage et la tension de référence, un deuxième amplificateur de courant (5') attaqué par le deuxième convertisseur tension-courant, et au moyen (7, 9) pour fournir un signal de tension normalisé à partir de la différence des courants fournis par les premier et deuxième amplificateurs de courant.

Abstract translation: 本发明涉及一种用于对电压信号进行归一化的电路。 该电路包括接收待归一化信号（V）的第一电压 - 电流转换器（1）和参考电压（V0），并提供与待归一化信号的电压和标准电压之间的电压差成比例的电流 由第一电压 - 电流转换器驱动的第一电流放大器（5），接收调节电压（Vreg）和参考电压（V0）的第二电压 - 电流转换器（1'），并提供与电压差成比例的电流 在所述调整电压和所述参考电压之间，由所述第二电压 - 电流转换器驱动的第二电流放大器（5'）和用于基于由所述第一和第二电压电流提供的电流差提供归一化电压信号的装置（7,9） 第二电流放大器。

公开(公告)号：WO2002049034A3

公开(公告)日：2002-06-20

申请号：PCT/FR2001/004004

申请日：2001-12-14

Applicant: STMICROELECTRONICS S.A. ,  FERRANT, Richard

Inventor： FERRANT, Richard

IPC: G11C7/10

Abstract: L'invention concerne un amplificateur (1), commandable par un signal d'activation, de lecture de cellules mémoire d'un réseau matriciel comprenant, pour chaque colonne, une ligne de bit directe (BLdi) et une ligne de bit de référence (BLri), l'amplificateur étant commun à deux colonnes et réalisant une combinaison de type OU-Exclusif des états de cellules lus dans ces deux colonnes.

公开(公告)号：US09985119B2

公开(公告)日：2018-05-29

申请号：US15489265

申请日：2017-04-17

Applicant: STMicroelectronics S.A. ,  STMicroelectronics (Crolles 2) SAS

Inventor： Axel Crocherie ,  Michel Marty ,  Jean-Luc Huguenin ,  Sébastien Jouan

IPC: H01L21/00 ,  H01L31/113 ,  H01L29/66 ,  H01L27/146

CPC classification number: H01L29/66977 ,  H01L27/1462 ,  H01L27/14621 ,  H01L27/14625 ,  H01L27/14627 ,  H01L27/14629 ,  H01L27/14645 ,  H01L27/14685 ,  H01L2027/11892 ,  H04N2209/045

Abstract: An integrated image sensor may include adjacent pixels, with each pixel including an active semiconductor region including a photodiode, an antireflection layer disposed above the photodiode, a dielectric region disposed above the antireflection layer, an optical filter disposed above the dielectric region, and a diffraction grating disposed in the antireflection layer. The diffraction grating includes an array of pads.

公开(公告)号：US09223996B2

公开(公告)日：2015-12-29

申请号：US13751628

申请日：2013-01-28

Applicant: STMicroelectronics S.A.

Inventor： Albert Martinez ,  William Orlando

IPC: G06F11/30 ,  G06F21/62 ,  G06F12/14 ,  G06F21/52 ,  G06F21/79 ,  G06F21/60

CPC classification number: G06F21/62 ,  G06F12/1408 ,  G06F12/1483 ,  G06F21/52 ,  G06F21/602 ,  G06F21/79 ,  G06F2212/1052 ,  G06F2221/033 ,  G06F2221/2105

Abstract: A method for loading a program, contained in at least a first memory, into a second memory accessible by an execution unit, in which the program is in a cyphered form in the first memory, a circuit for controlling the access to the second memory is configured from program initialization data, instructions of the program, and at least initialization data being decyphered to be transferred into the second memory after configuration of the circuit.

Abstract translation: 一种用于将包含在至少第一存储器中的程序加载到执行单元可访问的第二存储器中的方法，其中程序处于第一存储器中的加密形式，用于控制对第二存储器的访问的电路是 由程序初始化数据，程序的指令，以及至少初始化数据被解密以在电路配置之后被传送到第二存储器中。

公开(公告)号：US09191597B2

公开(公告)日：2015-11-17

申请号：US13605685

申请日：2012-09-06

Applicant: Frédéric Barbier ,  Yvon Cazaux

Inventor： Frédéric Barbier ,  Yvon Cazaux

IPC: H04N3/14 ,  H04N5/3745 ,  H04N5/359

CPC classification number: H04N5/3745 ,  H04N5/3597

Abstract: A device for controlling an image sensor including at least one photosensitive cell including a photodiode capable of discharging into a sense node via a first MOS transistor, the sense node being connected to the gate of a second MOS transistor having its source connected to a processing system. The device includes a bias circuit capable of increasing the voltage of the source during the discharge of the photodiode into the sense node.

Abstract translation: 一种用于控制图像传感器的装置，包括至少一个感光单元，该感光单元包括经由第一MOS晶体管能够放电到感测节点的光电二极管，所述感测节点连接到其源极连接到处理系统的第二MOS晶体管的栅极 。 该器件包括偏置电路，其能够在将光电二极管放电到感测节点期间增加源极的电压。