-
公开(公告)号:CN100543880C
公开(公告)日:2009-09-23
申请号:CN200680003014.2
申请日:2006-01-20
Applicant: 模拟装置公司
Inventor: 罗伯特·J·布雷瓦尔 , 科林·G·莱登 , 迈克尔·C·W·科尔恩
IPC: G11C27/02
CPC classification number: G11C27/026 , G11C27/024
Abstract: 提供了一种采集和平均电路,其中,在采样阶段期间,采样块4和6中的电容器顺序连接到输入信号以对其进行采样,然后电容器被隔离以保持样本。然后电容器连接到组合/平均装置,以便形成样本值的平均值。
-
公开(公告)号:CN101334806A
公开(公告)日:2008-12-31
申请号:CN200810126220.3
申请日:2008-06-26
Applicant: 模拟装置公司
Inventor: 图什尼姆·达尔马加达
IPC: G06F17/50
CPC classification number: G06F17/5045
Abstract: 本发明提供一种用于寄存器映射自动化的方法和设备。在一方面提供用于便利寄存器规格的设计的软件应用。该应用包括:接口,适于从用户接收表示关于寄存器规格中至少一个寄存器的信息的输入,该接口基于所接收的输入生成寄存器信息;翻译器,耦合到接口以接收寄存器信息并适于将该寄存器信息转换为内部表示;以及至少一个过滤器,适于将内部表示变换为至少一个对应的输出格式。
-
公开(公告)号:CN101322313A
公开(公告)日:2008-12-10
申请号:CN200680045667.7
申请日:2006-12-08
Applicant: 模拟装置公司
Inventor: 克里斯托弗·彼得·赫里尔
CPC classification number: H03M1/1047 , H03M1/468 , H03M1/68 , H03M1/804
Abstract: 提供了一种具有改进的差分非线性的模数转换器。这个转换器具有存储器,这个存储器用来查找实际的权重或与一些位相对应的权重误差,这些位被保留作为SAR处理的一部分来形成输出校正值。这个值的一部分,比如一个余数(十进制表示法的小数点后面的部分)被用于驱动校正DAC,导致对提供给由ADC使用的比较器的试验值应用校正。
-
公开(公告)号:CN100386818C
公开(公告)日:2008-05-07
申请号:CN02812567.3
申请日:2002-06-03
Applicant: 模拟装置公司
Inventor: 罗伯特·A·潘丘克
CPC classification number: G11C7/12 , G11C11/406 , G11C11/4094 , G11C2207/104 , G11C2207/2227
Abstract: 有DRAM的集成电路的各个方面被揭示出来。在一个实施方案中,集成电路包括DRAM,后者(1)预先将位线充电到朝两种存储单元逻辑状态中较弱的状态偏置的电压,(2)有选择地以减少刷新数据所需要的功率的反转形式储存这样的数据(在至少一个实施方案中),(3)将数据保持在感觉/锁存电路中并且把这样的电路用作减少存储单元的存取频率并借此减少存储器存取时间的超高速缓存形式,和(4)由使用较低功率的交替操作模式的电路提供基准(例如,VPP)(例如,DRAM处在待机条件下)。
-
公开(公告)号:CN100356319C
公开(公告)日:2007-12-19
申请号:CN200380106996.4
申请日:2003-10-30
Applicant: 模拟装置公司
Inventor: 艾比希吉特·吉丽
IPC: G06F9/38
CPC classification number: G06F9/3851 , G06F9/325 , G06F9/3836 , G06F9/3838 , G06F9/3867
Abstract: 一种在深度,p流水线执行单元中运行指令流的方法,包括加载指令流,探测在加载后的指令流中的指令的迭代;在流水线中交叉指令实例的p流;探测迭代交叉的结束;和在所有的程序化迭代结束后连接由p流得到的结果。一种计算电路包括可以储存操作数和迭代操作结果的数值表现的寄存器;多路器具有被连接的接收寄存器的操作数的第一输入,被连接到迭代操作的独立数值源上的第二输入,和输出,和具有被连接的接收来自多路器的输出数值的输入的操作电路,和连接的将结果返回寄存器上的输出。
-
-
-
公开(公告)号:CN101040437A
公开(公告)日:2007-09-19
申请号:CN200580034891.1
申请日:2005-10-13
Applicant: 模拟装置公司
IPC: H03H17/06
CPC classification number: H03H17/0657 , H03H17/0664 , H04L25/03834
Abstract: 本发明涉及级联方案,其中以诸如符号或码片速率的两倍即2X的相对低的数据速率来实施RRC滤波器、修改的RRC滤波器或其它数字滤波器。内插滤波器用于将数据速率增加到诸如8X的较高数据速率。抽取滤波器用于将数据速率从诸如8X的较高速率降低到诸如2X的较低速率。可以调整数字滤波器的系数以补偿整个滤波器链上的其它组成部分的特性。滤波器链的实施复杂性中的大部分被统一成相对低速率(诸如2X)的数字滤波器,同时内插或抽取滤波器可以非常低的成本来实施。数字滤波器所提供的补偿能力使得简单抽取或内插滤波器的设计容易得多。数字滤波器所提供的补偿能力、以及用于内插滤波器的输出(或者抽取滤波器的输入)的相对高的过采样速率,也使得在前(或随后)模拟滤波器的设计容易得多。
-
-
公开(公告)号:CN100336305C
公开(公告)日:2007-09-05
申请号:CN02817521.2
申请日:2002-08-06
Applicant: 模拟装置公司
IPC: H03M13/03
CPC classification number: H03M13/3905 , G06F9/30003 , G06F9/3001 , G06F9/3895 , G06F17/10 , H03M13/3911 , H03M13/4107 , H03M13/6511 , H03M13/6569
Abstract: 数字信号处理器(110)在无线系统中完成Turbo和Virterbi信道解码。数字信号处理器(110)的计算模块(112,114)备有用来执行与格子结构计算相关联的指令的加速器。ACS指令完成α和β度量标准的格子结构计算。作为对单一指令的响应,能够完成多样的蝶式计算。TMAX指令用来计算格子结构的对数拟然比。
-
-
-
-
-
-
-
-
-