中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

366 records (took 0.028 seconds)

    トレンチゲート構造およびそれを製造する方法
    51.
    发明专利
    トレンチゲート構造およびそれを製造する方法 审中-公开

    公开(公告)号：JP2019503084A

    公开(公告)日：2019-01-31

    申请号：JP2018537857

    申请日：2017-04-27

    Applicant: 無錫華潤上華科技有限公司 ,  CSMC TECHNOLOGIES FAB2 CO., LTD.

    Inventor： ビアン ツェン

    IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336

    Abstract: トレンチゲート構造、およびその製造方法。トレンチゲート構造は、基板10と、基板10の表面上のトレンチと、基板10上の絶縁スペーサ20と、トレンチの内部表面上のゲート酸化物層41と、ゲート酸化物層41上のポリシリコンゲート40とを備える。絶縁スペーサ20は、絶縁スペーサの傾斜構造21によってトレンチと当接し、ポリシリコンゲート40は、トレンチ内で傾斜構造21に沿って絶縁スペーサ20上へ延び、絶縁スペーサ20は、絶縁スペーサ20の他の部分に対して下方で凹形であるポリシリコンゲートのプルアップ領域22を備え、トレンチから外に延びるポリシリコンゲート40は、ポリシリコンゲートのプルアップ領域22に載っている。

    半導体デバイス及びその製造方法
    54.
    发明专利
    半導体デバイス及びその製造方法 审中-公开

    公开(公告)号：JP2021532594A

    公开(公告)日：2021-11-25

    申请号：JP2021504447

    申请日：2019-07-26

    Applicant: 無錫華潤上華科技有限公司 ,  CSMC TECHNOLOGIES FAB2 CO., LTD.

    Inventor： ジン フゥアジュン

    IPC: H01L29/78 ,  H01L29/41 ,  H01L21/336

    Abstract: 半導体デバイス及びその製造方法である。本半導体デバイスはドリフト領域(120)と、そのドリフト領域(120)に接するアイソレーション構造(130)であり第1アイソレーション層(132)、その第1アイソレーション層(132)上にある孔エッチング停止層(134)並びにその孔エッチング停止層(134)上にある第2アイソレーション層(136)を有するアイソレーション構造(130)と、孔エッチング停止層(134)上に設けられていてその孔エッチング停止層(134)に接する孔フィールドプレート(180)とを備える。

    半導体デバイスの製造方法と集積半導体デバイス
    56.
    发明专利
    半導体デバイスの製造方法と集積半導体デバイス 有权

    公开(公告)号：JP2021508945A

    公开(公告)日：2021-03-11

    申请号：JP2020535534

    申请日：2018-11-21

    Applicant: 無錫華潤上華科技有限公司 ,  CSMC TECHNOLOGIES FAB2 CO., LTD.

    Inventor： 程 詩康 ,  顧 炎 ,  張 森

    IPC: H01L29/78 ,  H01L29/12 ,  H01L21/336 ,  H01L29/739 ,  H01L21/8234 ,  H01L27/088 ,  H01L21/76

    Abstract: 半導体デバイスの製造方法と集積半導体デバイスであって、この製造方法は、半導体基板(100)上において第一領域(1)と第二領域(2)と第三領域(3)とを有するエピタキシャル層(101)を形成し、第三領域(3)に少なくとも一つのトレンチ(102)を形成し、第一領域(1)に少なくとも二つの第二ドープタイプのディープウェル(1031)を形成し、第二領域(2)に少なくとも二つの第二ドープタイプのディープウェル(1032)を形成することと、第二ドープタイプのディープウェル(1031、1032)の間に第一誘電体アイランド(1041)を形成し、第二ドープタイプのディープウェル(1031、1032)上に第二誘電体アイランド(1042)を形成することと、第一領域(1)中の第一誘電体アイランド(1041)両側に第一ドープタイプのチャネル(105)を形成することと、第一誘電体アイランド(1041)上にゲート構造(106)を形成することと、第二誘電体アイランド(1042)をマスクとして隔離された第一ドープタイプのソース領域(110)を形成することと、を含み、第一領域(1)では、第一ドープタイプのチャネル(105)は横方向に第一ドープタイプのソース領域(110)まで伸びている。 【選択図】図2

    半導体デバイスのゲート構造および製造方法
    58.
    发明专利
    半導体デバイスのゲート構造および製造方法 审中-公开

    公开(公告)号：JP2020507211A

    公开(公告)日：2020-03-05

    申请号：JP2019540366

    申请日：2018-07-03

    Applicant: 無錫華潤上華科技有限公司 ,  CSMC TECHNOLOGIES FAB2 CO., LTD.

    Inventor： チー シュークン

    IPC: H01L29/78 ,  H01L21/76 ,  H01L21/336

    Abstract: 【課題】半導体デバイスのゲート構造および半導体デバイスのゲート構造の製造方法を提供する。 【解決手段】半導体デバイスのゲート構造は、トレンチゲートと、互いに分離された複数のポリシリコン構造(406)を含むプレーナゲートとを含み、半導体デバイスのゲート構造は、トレンチゲートに隣接してプレーナゲートの下に配置されるウエル領域(503)と、ウエル領域(503)の中に配置されて互いに分離された複数の領域を含む第1の伝導型のドープ領域(504)とをさらに含み、各々の領域は、隣接するポリシリコン構造(406)の下に配置され、それぞれの領域は、プレーナゲートに電気的に接続されており、トレンチゲートは、側壁シリコン酸化物およびボトムシリコン酸化物を含むシリコン酸化物充填材(202)と、トレンチゲートを横切って配置されるコントロールゲート(402)とを含み、コントロールゲートの側壁は、側壁シリコン酸化物によって囲まれており、コントロールゲート(402)は、プレーナゲートに電気的に接続され、トレンチゲートは、単一セグメント構造または垂直に配置された多重セグメント構造を有するシールドゲート(404)と、垂直方向の隣接するコントロールゲートとシールドゲートとの間に充填される絶縁シリコン酸化物(204)と、をさらに含む。 【選択図】図1

    横型絶縁ゲートバイポーラトランジスタ及びその製造方法
    60.
    发明专利
    横型絶縁ゲートバイポーラトランジスタ及びその製造方法 审中-公开

    公开(公告)号：JP2019519116A

    公开(公告)日：2019-07-04

    申请号：JP2018566861

    申请日：2017-06-21

    Applicant: 無錫華潤上華科技有限公司 ,  CSMC TECHNOLOGIES FAB2 CO., LTD.

    Inventor： 祁 樹坤

    IPC: H01L27/088 ,  H01L21/336 ,  H01L29/78 ,  H01L29/739 ,  H01L21/8234

    Abstract: 横型絶縁ゲートバイポーラトランジスタ及びその製造方法が提供される。この横型絶縁ゲートバイポーラトランジスタは、基板(10)と、基板(10)上のアノード端子及びカソード端子と、アノード端子とカソード端子との間に配置されたドリフト領域(30)及びゲート電極(62)とを備える。アノード端子は、基板(10)上のN型バッファ領域(42)と、N型バッファ領域(42)内のPウェル(44)と、Pウェル(44)内のN+領域(46)と、N+領域(46)の上に配置されPウェル(44)によって部分的に囲まれた溝と、前記溝内に配置された多結晶シリコン(74)と、溝の両側のP+接合部(53)と、P+接合部(53)の両側に配置されたN+接合部(55)とを備える。

Patent Agency Ranking