中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

223 records (took 0.031 seconds)

    半導體裝置 SEMICONDUCTOR DEVICE
    51.
    发明专利
    半導體裝置 SEMICONDUCTOR DEVICE 有权
    半导体设备 SEMICONDUCTOR DEVICE

    公开(公告)号：TWI307138B

    公开(公告)日：2009-03-01

    申请号：TW095102823

    申请日：2006-01-25

    Applicant: 富士通微電子股份有限公司 FUJITSU MICROELECTRONICS LIMITED

    Inventor： 渡邊健一 WATANABE, KENICHI

    IPC: H01L

    CPC classification number: H01L21/486 ,  H01L23/5223 ,  H01L23/5226 ,  H01L28/40 ,  H01L28/60 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: 一基底設置有第一佈線層、一在第一佈線層上的層間絕緣膜、一形成在層間絕緣膜中的孔、一覆蓋此孔的第一金屬層、一形成在此孔中的第二金屬層、一形成在第一金屬層上的介電絕緣膜,以及在介電絕緣膜上的多數第二佈線層。其中,第一金屬層構成至少一部分的下電極,正對著該等第二佈線層的下電極之一區域構成此上電極,且一電容是由下電極、介電絕緣膜與上電極構成的。

    Abstract in simplified Chinese: 一基底设置有第一布线层、一在第一布线层上的层间绝缘膜、一形成在层间绝缘膜中的孔、一覆盖此孔的第一金属层、一形成在此孔中的第二金属层、一形成在第一金属层上的介电绝缘膜,以及在介电绝缘膜上的多数第二布线层。其中,第一金属层构成至少一部分的下电极,正对着该等第二布线层的下电极之一区域构成此上电极,且一电容是由下电极、介电绝缘膜与上电极构成的。

    半導體元件製造方法 SEMICONDUCTOR DEVICE FABRICATION METHOD
    52.
    发明专利
    半導體元件製造方法 SEMICONDUCTOR DEVICE FABRICATION METHOD 有权
    半导体组件制造方法 SEMICONDUCTOR DEVICE FABRICATION METHOD

    公开(公告)号：TWI306285B

    公开(公告)日：2009-02-11

    申请号：TW095105751

    申请日：2006-02-21

    Applicant: 富士通微電子股份有限公司 FUJITSU MICROELECTRONICS LIMITED

    Inventor： 西田直樹 NISHIDA, NAOKI

    IPC: H01L

    CPC classification number: H01L21/02063 ,  H01L21/76814

    Abstract: 一種用於製造具有一無邊界通路/佈線結構之一半導體元件之方法,包括如下步驟:利用一光阻罩實施無邊界通路蝕刻,從而在位於一半導體基底上之一內夾介電質層裏形成一接觸孔,以暴露位於該接觸孔裏之下層圖案之兩種不同金屬材料;以及當移除該光阻罩時,在一濕式製程之前,利用一含H2O氣體實施電漿輻射。

    Abstract in simplified Chinese: 一种用于制造具有一无边界通路/布线结构之一半导体组件之方法,包括如下步骤:利用一光阻罩实施无边界通路蚀刻,从而在位于一半导体基底上之一内夹介电质层里形成一接触孔,以暴露位于该接触孔里之下层图案之两种不同金属材料;以及当移除该光阻罩时,在一湿式制程之前,利用一含H2O气体实施等离子辐射。

    類比/數位轉換器 A/D CONVERTER
    56.
    发明专利
    類比/數位轉換器 A/D CONVERTER 有权
    模拟/数码转换器 A/D CONVERTER

    公开(公告)号：TWI311867B

    公开(公告)日：2009-07-01

    申请号：TW094137479

    申请日：2005-10-26

    Applicant: 富士通微電子股份有限公司 FUJITSU MICROELECTRONICS LIMITED

    Inventor： 鈴木久雄 SUZUKI, HISAO

    IPC: H03M

    CPC classification number: H03M1/447

    Abstract: 一種微型且高精準度的A/D轉換器(10)包括串聯連接的計算細胞(11,12,13,14),計算細胞的數目是與在一個輸出訊號(Do)中之位元的數目相等。該第一計算細胞(11)包括一個用於把一個參考電流(Ir1)從一個第一輸入電流(Ia)減去來產生一個第一電流(I1a)的第一比較單元(21a),和一個用於把一個第二輸入電流(Ib)從該參考電流減去來產生一個第二電流(I1b)的第二比較單元(21b)。該第二計算細胞(12)包括具有與在該第一計算細胞中之那些相同之結構的第一和第二比較單元。後面級的計算細胞具有與該第二計算細胞相同的結構。被包括於每個計算細胞之第一和第二比較單元內的電流鏡電路(M11a,M11b,M12a,M12b)產生該第一和第二電流。每個計算細胞根據該第一和第二電流中之一者來輸出一個具有一個絕對値的電流(I1c,I2c,I3c,I4c)。

    Abstract in simplified Chinese: 一种微型且高精准度的A/D转换器(10)包括串联连接的计算细胞(11,12,13,14),计算细胞的数目是与在一个输出信号(Do)中之比特的数目相等。该第一计算细胞(11)包括一个用于把一个参考电流(Ir1)从一个第一输入电流(Ia)减去来产生一个第一电流(I1a)的第一比较单元(21a),和一个用于把一个第二输入电流(Ib)从该参考电流减去来产生一个第二电流(I1b)的第二比较单元(21b)。该第二计算细胞(12)包括具有与在该第一计算细胞中之那些相同之结构的第一和第二比较单元。后面级的计算细胞具有与该第二计算细胞相同的结构。被包括于每个计算细胞之第一和第二比较单元内的电流镜电路(M11a,M11b,M12a,M12b)产生该第一和第二电流。每个计算细胞根据该第一和第二电流中之一者来输出一个具有一个绝对値的电流(I1c,I2c,I3c,I4c)。

    記憶體系統及用於記憶體之控制方法 MEMORY SYSTEM AND CONTROL METHOD FOR MEMORY
    57.
    发明专利
    記憶體系統及用於記憶體之控制方法 MEMORY SYSTEM AND CONTROL METHOD FOR MEMORY 审中-公开
    内存系统及用于内存之控制方法 MEMORY SYSTEM AND CONTROL METHOD FOR MEMORY

    公开(公告)号：TW200929214A

    公开(公告)日：2009-07-01

    申请号：TW097140933

    申请日：2008-10-24

    Applicant: 富士通微電子股份有限公司 FUJITSU MICROELECTRONICS LIMITED

    Inventor： 藤岡伸也 FUJIOKA, SHINYA ,  江口康之 EGUCHI, YASUYUKI

    IPC: G11C

    CPC classification number: G11C11/4076 ,  G11C7/1051 ,  G11C7/1057 ,  G11C7/1066 ,  G11C11/4074 ,  G11C2207/2227

    Abstract: 該記憶體系統包含:一個包括一依據一第一電源供應電壓來運作的內部電路,及一連接到該內部電路且依據一第二電源供應電壓來運作之記憶體輸入/輸出電路的半導體記憶體;一個包括一連接到該記憶體輸入/輸出電路且依據該第二電源供應電壓來運作之控制輸入/輸出電路的第一控制單元;一個產生該第二電源供應電壓且依據一電壓調整訊號來改變該第二電源供應電壓的電壓產生單元;一個產生該時鐘訊號且依據一時鐘調整訊號來改變該時鐘訊號之頻率的時鐘產生單元;及一個依據該半導體記憶體之由該第一控制單元所作用之存取狀態來產生該電壓調整訊號與該時鐘調整訊號的第二控制單元。

    Abstract in simplified Chinese: 该内存系统包含:一个包括一依据一第一电源供应电压来运作的内部电路,及一连接到该内部电路且依据一第二电源供应电压来运作之内存输入/输出电路的半导体内存;一个包括一连接到该内存输入/输出电路且依据该第二电源供应电压来运作之控制输入/输出电路的第一控制单元;一个产生该第二电源供应电压且依据一电压调整信号来改变该第二电源供应电压的电压产生单元;一个产生该时钟信号且依据一时钟调整信号来改变该时钟信号之频率的时钟产生单元;及一个依据该半导体内存之由该第一控制单元所作用之存取状态来产生该电压调整信号与该时钟调整信号的第二控制单元。

    用於判定色訊空間之方法與裝置 METHOD AND APPARATUS FOR DETERMINING CHROMINANCE SPACE
    58.
    发明专利
    用於判定色訊空間之方法與裝置 METHOD AND APPARATUS FOR DETERMINING CHROMINANCE SPACE 有权
    用于判定色讯空间之方法与设备 METHOD AND APPARATUS FOR DETERMINING CHROMINANCE SPACE

    公开(公告)号：TWI311023B

    公开(公告)日：2009-06-11

    申请号：TW095112436

    申请日：2006-04-07

    Applicant: 富士通微電子股份有限公司 FUJITSU MICROELECTRONICS LIMITED

    Inventor： 渡會祐司 WATARAI, YUJI

    IPC: H04N

    CPC classification number: H04N1/62

    Abstract: 一種用於判定一輸入點(P;Pa)屬於一色訊空間中之區域之哪一個之方法。該等區域係由邊界線(L13,L14)所定義的。該方法包括在色訊空間中產生一第一線(L11),其延伸通過輸入點和色訊空間之原點(O),以及一第二線(L12),其連接在色訊空間之Cb軸上之一點(2k)和色訊空間之Cr軸上之一點(2k)。該方法進一步包括比較一在其上第一線和第二線交叉之第一交叉點(Pp)之座標(Xp)以及在其上第二線和邊界線交叉之第二交叉點(P1,P2)之座標(X1,X2),以判定輸入點屬於之區域。

    Abstract in simplified Chinese: 一种用于判定一输入点(P;Pa)属于一色讯空间中之区域之哪一个之方法。该等区域系由边界线(L13,L14)所定义的。该方法包括在色讯空间中产生一第一线(L11),其延伸通过输入点和色讯空间之原点(O),以及一第二线(L12),其连接在色讯空间之Cb轴上之一点(2k)和色讯空间之Cr轴上之一点(2k)。该方法进一步包括比较一在其上第一线和第二线交叉之第一交叉点(Pp)之座标(Xp)以及在其上第二线和边界线交叉之第二交叉点(P1,P2)之座标(X1,X2),以判定输入点属于之区域。

    時鐘產生電路及時鐘產生方法 CLOCK GENERATING CIRCUIT AND CLOCK GENERATING METHOD
    60.
    发明专利
    時鐘產生電路及時鐘產生方法 CLOCK GENERATING CIRCUIT AND CLOCK GENERATING METHOD 有权
    时钟产生电路及时钟产生方法 CLOCK GENERATING CIRCUIT AND CLOCK GENERATING METHOD

    公开(公告)号：TWI308425B

    公开(公告)日：2009-04-01

    申请号：TW094139885

    申请日：2005-11-14

    Applicant: 富士通微電子股份有限公司 FUJITSU MICROELECTRONICS LIMITED

    Inventor： 山本紳一 YAMAMOTO, SHINICHI ,  岡田浩司 OKADA, KOJI ,  田中正博 TANAKA, MASAHIRO

    IPC: H03L ,  H03K

    CPC classification number: H03L7/081

    Abstract: 本發明提供一種用於產生展頻時鐘、且進行參考時鐘信號與輸出時鐘信號的高速且準確的相位控制之時鐘產生電路,該電路係由緊緻型電路所組成,以及一種產生該時鐘之方法。展頻時鐘產生電路係設有相位比較器單元,其就相位差而言可比較該參考時鐘信號與該內部時鐘信號,且依據比較結果來輸出控制電流;用來產生輸出時鐘信號之時鐘產生單元;用來輸出控制電流的相位差信號調變單元;以及依據該控制電流來延遲該輸出時鐘,且輸出該內部時鐘信號用之延遲單元。

    Abstract in simplified Chinese: 本发明提供一种用于产生展频时钟、且进行参考时钟信号与输出时钟信号的高速且准确的相位控制之时钟产生电路,该电路系由紧致型电路所组成,以及一种产生该时钟之方法。展频时钟产生电路系设有相位比较器单元,其就相位差而言可比较该参考时钟信号与该内部时钟信号,且依据比较结果来输出控制电流;用来产生输出时钟信号之时钟产生单元;用来输出控制电流的相位差信号调制单元;以及依据该控制电流来延迟该输出时钟,且输出该内部时钟信号用之延迟单元。

Patent Agency Ranking