Abstract:
L'invention concerne un procédé de localisation, dans une image numérique, d'un centre d'un cercle, comportant les étapes suivantes : a) prédéfinir un ensemble de rayons potentiels du cercle b) dimensionner (303) deux accumulateurs a une dimension sous la forme d'une matrice colonne d'au plus la taille de l'image en abscisse et d'une matrice ligne d'au plus la taille de l'image en ordonnée c) successivement, pour chaque pixel de l'image : (i) sélectionner successivement chaque rayon potentiel (ii) évaluer la position du centre potentiel d'un cercle du rayon sélectionné et dont le pixel considéré est sur la périphérie et (iii) incrémenter lesdits accumulateurs aux abscisse et ordonnée du centre potentiel et d) sélectionner (304), comme coordonnées du centre localise, l'abscisse et l'ordonnée correspondant au maximum des accumulateurs.
Abstract:
L'invention concerne un procédé et un système de sécurisation d'une quantité secrète, contenue dans un dispositif électronique, et utilisée au moins en partie dans un algorithme syméztique de chiffrement d'au moins une partie d'une donnée d'entrée exécutant un nombre (N) prédéterminé d'itérations successives d'une même fonction et produisant au moins une partie d'une donnée de sortie, et consistant : à mémoriser (14) , après un premier nombre (X) d'itérations, un résultat intermédiaire ; à appliquer, à la donnée de sortie, une fonction inverse à celle du chiffrement pendant un nombre (N-X) d'itérations correspondant à la différence entre le nombre total d'itérations et le premier nombre ; à comparer (18) le résultat intermédiaire au résultat des itérations de la fonction inverse ; et à ne valider le chiffrement que si lesdits deux résultats sont identiques. L’invention s’applique à la détection d’une tentative de piratage par analyse statitistique d’erreurs ( Differential Fault Analysis, DFA).
Abstract:
L'invention concerne un circuit integre de type CMOS comprenant, dans un substrat semiconducteur (1) d'un premier type de conductivite, un caisson (2) du deuxieme type de conduc- tivite a dopage retrograde, la limite dudit caisson etant recou- verte d'une zone isolante inter-caisson (4), les composants contenus dans ledit caisson etant separes entre eux par des zones isolantes intra-caisson (6, 7), des premieres ∼lantations d'isolement (15) a niveau de dopage eleve du deuxieme type de conductivite s'etendant sous chaque zone isolante intra-caisson. Une deuxieme region (21) a niveau de dopage eleve du deuxieme type de conductivite, identique aux premieres regions, s'etend partiellement sous l'isolant inter-caisson au-dela de la peri- pherie de chaque caisson.
Abstract:
L'invention concerne un procédé de brouillage, au moyen d'une quantité aléatoire (r), d'un calcul mettant en oeuvre au moins une opération modulaire (3), le procédé consistant à multiplier un premier modulo (n) par ladite quantité aléatoire, à prendre comme modulo de l'opération, le résultat (m) de cette multiplication et à effectuer une réduction modulaire du résultat de l'opération, sur la base du premier modulo (n).
Abstract:
Le contrôle d'accès à des données protégées stockées dans une mémoire, notamment une mémoire figée du type ROM, est mis en oeuvre avec des moyens de mémorisation (2) ayant une zone protégée (2a) de mémorisation des données protégées et une entrée de commande (CS; CS-R) permettant de bloquer ou d'autoriser l'accès à ces données, et avec des moyens de validation (4) pour contrôler une demande d'accès aux données protégées en agissant sélectivement sur l'entrée de commande. Le système intègre une clé interne, stockée par exemple dans la zone protégée, et comprend des moyens d'entrée d'une clé d'entrée fournie depuis l'extérieur, les moyens de validation (4) autorisant l'accès aux données protégées que lorsqu'il y a concordance entre la clé interne et la clé d'entrée.
Abstract:
L'invention concerne un circuit pour normaliser un signal de tension. Le circuit comprend un premier convertisseur tension-courant (1) recevant le signal à normaliser (V) et une tension de référence (V0) et fournissant un courant proportionnel à la différence de tension entre la tension du signal à normaliser et la tension de référence, un premier amplificateur de courant (5) attaqué par le premier convertisseur tension-courant, un deuxième convertisseur tension-courant (1') recevant une tension de réglage (Vreg) et la tension de référence (V0) et fournissant un courant proportionnel à la différence de tension entre la tension de réglage et la tension de référence, un deuxième amplificateur de courant (5') attaqué par le deuxième convertisseur tension-courant, et au moyen (7, 9) pour fournir un signal de tension normalisé à partir de la différence des courants fournis par les premier et deuxième amplificateurs de courant.
Abstract:
L'invention concerne un amplificateur (1), commandable par un signal d'activation, de lecture de cellules mémoire d'un réseau matriciel comprenant, pour chaque colonne, une ligne de bit directe (BLdi) et une ligne de bit de référence (BLri), l'amplificateur étant commun à deux colonnes et réalisant une combinaison de type OU-Exclusif des états de cellules lus dans ces deux colonnes.
Abstract:
An electronic device includes a thyristor having an anode, a cathode, a first bipolar transistor disposed on the anode side. A second bipolar transistor is disposed on the cathode side. These two bipolar transistors are nested and connected between the anode and the cathode. A MOS transistor is coupled between the collector region and the emitter region of the second bipolar transistor. The transistor has a gate region connected to the cathode via a resistive semiconductor region incorporating at least a part of the base region of the second bipolar transistor.
Abstract:
An integrated image sensor may include adjacent pixels, with each pixel including an active semiconductor region including a photodiode, an antireflection layer disposed above the photodiode, a dielectric region disposed above the antireflection layer, an optical filter disposed above the dielectric region, and a diffraction grating disposed in the antireflection layer. The diffraction grating includes an array of pads.
Abstract:
A device can be used for compensating bandwidth mismatches of time interleaved analog to digital converters. A processor of the device determines, for each original sample stream, an estimated difference between the time constant of a low pass filter representative of the corresponding converter and a reference time constant of a reference low pass filter, and uses this estimated difference and a filtered stream to correct the original stream and deliver a corrected stream of corrected samples.