公开(公告)号：CN100343996C

公开(公告)日：2007-10-17

申请号：CN03149135.9

申请日：2003-06-18

Applicant: 三星电子株式会社

Inventor： 朴用稷 ,  金志永

IPC: H01L29/78 ,  H01L21/314 ,  H01L21/285 ,  H01L21/336 ,  H01L21/82

CPC classification number: H01L29/66651 ,  H01L29/0649 ,  H01L29/105 ,  H01L29/66575

Abstract: 提供了一种半导体器件及其制造方法。该器件包括隔离的绝缘膜、外延硅层、节阻挡绝缘膜、栅堆叠、以及源和漏节。隔离绝缘膜形成在半导体衬底上以便定义有源区。外延硅层形成在半导体衬底上的有源区并且被隔离绝缘膜包围或者限定。节阻挡绝缘膜形成在外延硅层中。栅堆叠形成在外延硅层之上以便节阻挡绝缘膜被放置或者埋在大约栅堆叠的中心处。源和漏节形成在靠近栅堆叠的的侧壁的位置。因此，避免了由于节的不希望的扩散而导致的在大区中的源/漏节之间的短路。

公开(公告)号：CN1941411A

公开(公告)日：2007-04-04

申请号：CN200610107425.8

申请日：2006-07-24

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  金志永

IPC: H01L29/78 ,  H01L27/02 ,  H01L21/336 ,  H01L21/822

CPC classification number: H01L29/66621 ,  H01L21/823481 ,  H01L27/10876 ,  H01L29/78

Abstract: 一种晶体管，包括衬底和设置在衬底中的隔离区。该隔离区限定包括上和下有源区的有源区，上有源区具有第一宽度并且下有源区具有大于第一宽度的第二宽度。绝缘栅电极穿过上有源区延伸并进入下有源区。源区和漏区设置在绝缘栅电极的不同第一和第二侧上的有源区中。绝缘栅电极可包括设置在上有源区中的上栅电极和设置在下有源区中的下栅电极，其中下栅电极比上栅电极宽。说明了相关的制造方法。

公开(公告)号：CN1534788A

公开(公告)日：2004-10-06

申请号：CN200310114163.4

申请日：2003-11-06

Applicant: 三星电子株式会社

Inventor： 金志永 ,  朴珍俊

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10855 ,  H01L21/76897 ,  H01L27/0207 ,  H01L27/10829 ,  H01L27/10876 ,  H01L27/10888 ,  H01L27/10891 ,  H01L29/66621 ,  H01L29/7834 ,  H01L2924/3011

Abstract: 本发明公开了一种半导体器件的存储单元及其形成方法，该存储单元包括：带有有源区和场区的衬底；形成于衬底上的栅层，栅层包括多个形成于衬底中的有源区上的存取栅和多个形成于衬底中的场区上的通路栅；形成在相邻通路栅和存取栅之间的第一自对准接触区；以及形成在相邻存取栅之间的第二自对准接触区，其中每个第一自对准接触区的宽度大于每个第二自对准接触区的宽度。

公开(公告)号：CN1476104A

公开(公告)日：2004-02-18

申请号：CN03145350.3

申请日：2003-07-04

Applicant: 三星电子株式会社

Inventor： 孙洛辰 ,  金志永

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66651 ,  H01L27/10873 ,  H01L29/1041 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/66537 ,  H01L29/66553 ,  H01L29/78

Abstract: 公开了一种半导体器件及其制造方法。在半导体衬底的有源区中形成沟槽；在沟槽的内壁上形成掺杂层。用第一半导体层填充沟槽。在第一半导体层和衬底上形成栅绝缘层。在栅极绝缘层上形成两个栅电极以便沟槽位于两个栅电极之间；在每个栅电极两侧的衬底中形成第一和第二杂质区。由于掺杂层局部地形成在沟槽区中，因此源区和漏区与重掺杂层完全隔开，以削弱pn结的电场，由此提高刷新和防止源区和漏区之间穿通。

公开(公告)号：CN1474436A

公开(公告)日：2004-02-11

申请号：CN03143823.7

申请日：2003-07-25

Applicant: 三星电子株式会社

Inventor： 金志永 ,  朴济民

IPC: H01L21/027 ,  H01L21/30 ,  H01L21/76 ,  H01L21/28

CPC classification number: H01L21/76897 ,  H01L21/76229 ,  H01L21/823481

Abstract: 多个用于定义有源区的沟槽形成在半导体衬底上，用多个沟槽掩模。间隙填充绝缘层形成在最终结构上以便填充沟槽和沟槽掩模定义的间隙区。接下来，沟槽掩模和间隙填充绝缘层被构图来形成用于定义狭缝开口的沟槽掩模图形和间隙填充绝缘图形，它延伸跨过并且露出有源区。栅图形形成在狭缝开口中，并且沟槽掩模图形被除去以形成露出有源区的接触开口。接下来，接触栓塞被形成以填充接触开口。这里，接触开口是自对准地采用在沟槽掩模和间隙填充绝缘层之间的蚀刻选择性形成的。最终的接触开口是长方体形状的空口。

公开(公告)号：CN1458693A

公开(公告)日：2003-11-26

申请号：CN03123468.2

申请日：2003-05-14

Applicant: 三星电子株式会社

Inventor： 金志永

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10894 ,  H01L27/0207 ,  H01L27/10808 ,  H01L27/10885 ,  H01L27/10888

Abstract: 一种半导体存储器件包括在半导体衬底上平行排列的多个位线结构，并具有多个位线和围绕位线的绝缘材料，形成在位线结构之间的空间部分的隔离层，以限定预定的有源区，并与位线结构具有基本相同的高度，半导体层形成在由位线结构和隔离层围绕的预定的有源区中，并与位线结构和隔离层具有基本相同的高度，在位线结构、隔离层和半导体层上平行排列多个字线结构，并包括多个字线和围绕字线的绝缘材料，并且在字线结构两侧的硅层上形成源极和漏极区。