公开(公告)号：CN118782631A

公开(公告)日：2024-10-15

申请号：CN202311478800.X

申请日：2023-11-08

Applicant: 三星电子株式会社

Inventor： 金成玟

IPC: H01L29/06 ,  H01L29/417 ,  H01L29/423 ,  H01L29/78

Abstract: 一种半导体装置，可包括：衬底；下图案，其在第一方向上从衬底延伸；沟道图案，其设置在下图案上；源极/漏极图案，其设置在沟道图案的侧面上；第一栅极结构和第二栅极结构，其在与第一方向交叉的第二方向上延伸并围绕沟道图案的相应部分；以及分离结构，其设置在第一栅极结构和第二栅极结构之间，并且包括在第一方向上延伸的第一部分和从第一部分朝向沟道图案突出的第二部分，其中，第一栅极结构包括从沟道图案的相应部分顺序地堆叠的第一导电图案和第二导电图案，并且第二导电图案在第二方向上的长度等于或大于第二部分在第二方向上的长度。

公开(公告)号：CN118676113A

公开(公告)日：2024-09-20

申请号：CN202311428925.1

申请日：2023-10-30

Applicant: 三星电子株式会社

Inventor： 金成玟

IPC: H01L23/528 ,  H01L23/522 ,  H01L23/538

Abstract: 一种半导体器件，包括：第一沟道图案，彼此相邻；第一栅电极，与第一沟道图案之一重叠；第一源/漏图案，在第一沟道图案之间；以及第一有源接触部，与第一源/漏图案中的每一个的侧表面接触。第一源/漏图案中的每一个的侧表面的晶面是{100}面之一。

公开(公告)号：CN111799255B

公开(公告)日：2024-08-30

申请号：CN202010569036.7

申请日：2018-05-22

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院 ,  裵金钟

IPC: H01L27/02 ,  H01L27/088 ,  H01L29/06 ,  H01L29/78 ,  H01L21/308 ,  H01L21/8234 ,  H01L21/336

Abstract: 本发明提供一种半导体器件。所述半导体器件包括：衬底；多个鳍，包括第一鳍、第二鳍、第三鳍、第四鳍及第五鳍，所述多个鳍中的每一个在第一方向上从所述衬底突出并在与所述第一方向交叉的第二方向上彼此间隔开；以及多个沟槽，包括第一沟槽、第二沟槽、第三沟槽及第四沟槽，所述多个沟槽中的每一个形成在所述多个鳍中的相邻的鳍之间，其中所述第一沟槽的第一宽度及所述第三沟槽的第三宽度的变化小于第一变化，其中所述第二沟槽的第二宽度及所述第四沟槽的第四宽度的变化小于第二变化，且其中所述第二变化大于所述第一变化。

公开(公告)号：CN108630684B

公开(公告)日：2023-08-15

申请号：CN201810243703.5

申请日：2018-03-23

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院

IPC: H01L27/092

Abstract: 本发明提供一种半导体器件，该半导体器件包括：沟道图案，设置在基板上；一对源极/漏极图案，设置在每个沟道图案的第一侧和第二侧；以及栅电极，设置在沟道图案周围，其中栅电极包括相邻的沟道图案之间的第一凹陷的顶表面，其中沟道图案与基板间隔开，并且其中栅电极设置在基板和沟道图案之间。

公开(公告)号：CN110739311B

公开(公告)日：2023-08-08

申请号：CN201910603163.1

申请日：2019-07-05

Applicant: 三星电子株式会社

Inventor： 郑舜文 ,  河大元 ,  金成玟 ,  金孝珍 ,  赵槿汇

IPC: H10B10/00 ,  H01L27/02 ,  H01L29/417 ,  H01L21/762 ,  H01L21/28

Abstract: 一种半导体器件包括在衬底的逻辑单元区域的PMOSFET部分上的第一有源图案、在逻辑单元区域的NMOSFET部分上的第二有源图案、在衬底的存储单元区域上的第三有源图案、在第三有源图案之间的第四有源图案、以及填充多个第一沟槽和多个第二沟槽的器件隔离层。每个第一沟槽插置在第一有源图案之间和第二有源图案之间。每个第二沟槽插置在第四有源图案之间以及在第三有源图案与第四有源图案之间。第三有源图案和第四有源图案的每个包括彼此垂直间隔开的第一半导体图案和第二半导体图案。第二沟槽的深度大于第一沟槽的深度。

公开(公告)号：CN109509791B

公开(公告)日：2023-06-30

申请号：CN201810630928.6

申请日：2018-06-19

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院 ,  裵金钟

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供一种高度集成的半导体器件。所述半导体器件包括衬底，所述衬底包括由所述衬底中的沟槽界定的器件区。所述半导体器件包括多个鳍形有源区，所述多个鳍形有源区在所述器件区中彼此间隔开且在第一方向上延伸。所述半导体器件包括突出图案，所述突出图案沿所述沟槽的底表面延伸。另外，所述突出图案与所述多个鳍形有源区之间的间隔大于所述多个鳍形有源区中两个相邻的鳍形有源区之间的间隔。

公开(公告)号：CN110047803B

公开(公告)日：2023-06-20

申请号：CN201811201559.5

申请日：2018-10-16

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院

IPC: H01L21/8234 ,  H01L21/308

Abstract: 本申请涉及一种制造半导体器件的方法和通过该方法制造的半导体器件，该方法包括：在衬底上形成硬掩模图案；形成围绕硬掩模图案的蚀刻停止图案；形成覆盖蚀刻停止图案的侧壁的间隔物图案；去除蚀刻停止图案；蚀刻衬底以形成有源鳍和虚设鳍；形成围绕有源鳍和虚设鳍的阻挡掩模图案层，并在阻挡掩模图案层的顶表面上形成掩模蚀刻图案；蚀刻阻挡掩模图案层以形成围绕有源鳍的阻挡掩模图案；蚀刻虚设鳍；去除围绕有源鳍的阻挡掩模图案；以及在衬底上沉积器件隔离膜，使得器件隔离膜不与有源鳍的上部接触，其中有源鳍与虚设鳍之间的间隔距离大于有源鳍之间的有源鳍间隔距离。

公开(公告)号：CN115050822A

公开(公告)日：2022-09-13

申请号：CN202210024029.8

申请日：2022-01-10

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  河大元

IPC: H01L29/423 ,  H01L27/088 ,  B82Y40/00

Abstract: 一种根据本发明构思的集成电路器件包括：鳍型有源区域，从衬底突出并沿第一水平方向延伸；阻挡层，在鳍型有源区域上方并与鳍型有源区域间隔开；栅电极，沿与第一水平方向正交的第二水平方向延伸，在鳍型有源区域上，并且在鳍型有源区域与阻挡层之间的空间中；以及栅极封盖层，在栅电极和阻挡层的上表面上。

公开(公告)号：CN114914241A

公开(公告)日：2022-08-16

申请号：CN202111546317.1

申请日：2021-12-16

Applicant: 三星电子株式会社

Inventor： 崔道永 ,  金成玟 ,  金哲 ,  金孝珍 ,  河大元 ,  韩东佑

IPC: H01L27/092 ,  H01L21/8238

Abstract: 提供了一种半导体器件。该半导体器件包括：第一有源图案，在衬底上沿第一方向延伸；第二有源图案，在第一方向上延伸并且在不同于第一方向的第二方向上与第一有源图案相邻；场绝缘膜，置于第一有源图案和第二有源图案之间；第一栅极结构，与第一有源图案交叉，沿第二方向延伸，并包括第一栅电极和第一栅极间隔物；第二栅极结构，与第二有源图案交叉，沿第二方向延伸，并包括第二栅电极和第二栅极间隔物；栅极分隔结构，置于第一栅极结构和第二栅极结构之间的场绝缘膜上。

公开(公告)号：CN105448739B

公开(公告)日：2020-08-21

申请号：CN201510612510.9

申请日：2015-09-23

Applicant: 三星电子株式会社

Inventor： 刘斌 ,  金成玟 ,  前田茂伸

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明提供了半导体器件及其制造方法。所述半导体器件包括有源层、栅极结构、间隔件和源极/漏极层。有源层位于衬底上并且包括锗。有源层包括具有第一锗浓度的第一区和位于第一区的两侧的第二区。第二区的顶表面从第二区的邻近第一区的第一部分朝着第二区的远离第一区的第二部分变高，并且第二区具有小于第一锗浓度的第二锗浓度。栅极结构形成在有源层的第一区上。间隔件形成在有源层的第二区上，并且接触栅极结构的侧壁。源极/漏极层邻近有源层的第二区。