公开(公告)号：CN109585388A

公开(公告)日：2019-04-05

申请号：CN201810717245.4

申请日：2018-07-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊成 ,  余振华 ,  蔡柏豪

IPC: H01L23/31 ,  H01L23/535 ,  H01L25/065 ,  H01L21/56

Abstract: 一种形成封装件的方法，包括：分布位于载体上方的牺牲区域；形成位于载体上方的金属柱。金属柱与牺牲区域的至少一部分重叠。该方法还包括：将金属柱和牺牲区域包封在包封材料中；从载体上卸下金属柱、牺牲区域和包封材料；以及去除牺牲区域的至少一部分，以形成从包封材料的表面水平延伸至包封材料内的凹槽。本发明实施例涉及具有带有腔体的TIV的InFO-POP结构。

公开(公告)号：CN109273417A

公开(公告)日：2019-01-25

申请号：CN201710716656.7

申请日：2017-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑礼辉 ,  林俊成 ,  蔡柏豪

IPC: H01L23/31 ,  H01L23/535 ,  H01L21/60 ,  H01L21/56

Abstract: 提供一种封装结构，所述封装结构包括集成扇出型封装及多个导电端子。所述集成扇出型封装包括：集成电路组件；多个导电穿孔；绝缘包封体，具有第一表面及与所述第一表面相对的第二表面；以及重布线路结构。所述绝缘包封体在侧向上包封所述导电穿孔及所述集成电路组件。所述导电穿孔中的每一者包括突出部分，所述突出部分被所述绝缘包封体显露出。所述重布线路结构电连接到所述集成电路组件且覆盖所述绝缘包封体的所述第一表面及所述集成电路组件。所述导电端子设置在所述导电穿孔的所述突出部分上并电连接到所述导电穿孔的所述突出部分，且在所述导电端子与所述突出部分之间形成有多个金属间化合物顶盖。

公开(公告)号：CN109262447A

公开(公告)日：2019-01-25

申请号：CN201710723477.6

申请日：2017-08-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 茅一超 ,  张进传 ,  林俊成 ,  张文华

IPC: B24B37/11 ,  H01L21/56 ,  H01L21/304

Abstract: 提供一种安装在研磨轮上的研磨元件以及一种含有所述研磨元件的研磨轮用于进行研磨。所述研磨元件包括研磨齿，且所述研磨齿包含研磨材料，所述研磨材料具有框架结构以及分布在所述框架结构中的孔隙。所述框架结构包含粘合材料及由所述粘合材料粘合的磨料微粒。所述孔隙的孔径大于40微米但小于70微米。还提供一种使用所述研磨轮制造半导体封装的方法。

公开(公告)号：CN105374693B

公开(公告)日：2019-01-18

申请号：CN201410808031.X

申请日：2014-12-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  林俊成 ,  蔡柏豪

IPC: H01L21/50 ,  H01L23/31 ,  H01L21/56

Abstract: 本发明的实施例包括半导体封装件及其形成方法。一个实施例为一种方法，包括：形成第一管芯封装件，第一管芯封装件包括第一管芯、第一电连接件和第一再分布层，第一再分布层连接至第一管芯和第一电连接件；在第一管芯封装件上方形成底部填充物；图案化底部填充物以具有露出第一电连接件的一部分的开口；以及利用接合结构将第二管芯封装件接合至第一管芯封装件，接合结构连接至底部填充物的开口中的第一电连接件。

公开(公告)号：CN109216213A

公开(公告)日：2019-01-15

申请号：CN201711342088.5

申请日：2017-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊成 ,  郑礼辉 ,  蔡柏豪

IPC: H01L21/56 ,  H01L23/31 ,  H01L23/485 ,  H01L21/60

Abstract: 本发明的实施例提供了一种方法，包括：在载体上方形成离型膜；通过管芯附接膜将器件附接在离型膜上方；将器件包封在包封材料中；在包封材料上进行平坦化以暴露器件；将器件和包封材料与载体分离；蚀刻管芯附接膜以暴露器件的背面；以及在器件的背面上施加导热材料。本发明的实施例还提供了一种封装件。

公开(公告)号：CN108807298A

公开(公告)日：2018-11-13

申请号：CN201710605899.3

申请日：2017-07-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊成 ,  郑礼辉 ,  蔡柏豪 ,  潘志坚

IPC: H01L23/31 ,  H01L25/07 ,  H01L23/528 ,  H01L23/522

Abstract: 本发明实施例提供一种半导体封装、一种半导体封装的制造方法及其所使用的印刷模块。所述半导体封装具有重布线层、位于重布线层之上的至少一个管芯、位于重布线层上及管芯的侧边的层间通孔以及包封设置在重布线层上的管芯及层间通孔的模制化合物。半导体封装具有连接到层间通孔的连接件、覆盖模制化合物及管芯的聚合物覆盖膜以及设置在连接件的侧边的聚合物挡坝结构。聚合物覆盖膜及聚合物挡坝结构是通过印刷形成的。

公开(公告)号：CN104900598B

公开(公告)日：2018-09-14

申请号：CN201410848148.0

申请日：2014-12-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊成 ,  余振华 ,  卢思维 ,  林士庭 ,  郑心圃

IPC: H01L23/10 ,  H01L21/50

Abstract: 一种封装件包括第一封装件，第一封装件包括器件管芯、在其中模制器件管芯的模塑料、穿透模塑料的通孔、以及位于模塑料的相对两侧上的多条第一重分布线(RDL)和多条第二RDL。通孔将多条第一RDL中的一条电连接至多条第二RDL中的一条。封装件还包括接合至第一封装件的第二封装件、设置在第一封装件和第二封装件之间的间隙中的间隔件、以及位于间隔件的相对两侧上的第一电连接件和第二电连接件。第一电连接件和第二电连接件将第一封装件电连接至第二封装件。间隔件与第一电连接件和第二电连接件间隔开。本发明还涉及用于减小INFO封装件中接触不良的解决方案。

公开(公告)号：CN104658987B

公开(公告)日：2018-09-11

申请号：CN201410042445.6

申请日：2014-01-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘育志 ,  林俊成 ,  林韦廷 ,  何冠霖 ,  陈衿良 ,  林士砚

IPC: H01L23/31 ,  H01L21/56

Abstract: 一种半导体器件包括：载具；管芯，包括第一面和第二面；多个第一导电凸块，设置在管芯的第二面和载具之间，管芯倒装接合在载具上；以及成型物，设置在载具上方并环绕管芯，其中，成型物包括设置在管芯的第一面上的凹进部，从而保持第一面的一部分未被成型物覆盖。此外，制造半导体器件的方法包括：提供载具；将管芯倒装接合在载具上；将橡胶材料设置在管芯的第一面上以及管芯的第一面内；以及形成环绕橡胶材料并覆盖载具的成型物。本发明还提供了半导体器件的制造方法。

公开(公告)号：CN108074872A

公开(公告)日：2018-05-25

申请号：CN201711105990.5

申请日：2017-11-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  胡宪斌 ,  林俊成 ,  卢思维 ,  候上勇 ,  魏文信 ,  施应庆 ,  吴集锡

IPC: H01L21/98 ,  H01L25/18 ,  H01L23/31

Abstract: 一个实施例是一种方法，所述方法包括：使用第一电连接器将第一管芯附接到第一组件的第一侧，使用第二电连接器将第二管芯的第一侧附接到第一组件的第一侧，将伪管芯附接到第一组件的划线区域中的第一组件的第一侧，将覆盖结构粘附到第二管芯的第二侧，并且分割第一组件和伪管芯以形成封装件结构。本发明的实施例还涉及封装件结构及其形成方法。

公开(公告)号：CN107481942A

公开(公告)日：2017-12-15

申请号：CN201611119842.4

申请日：2016-12-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林士庭 ,  卢思维 ,  林俊成 ,  余振华

IPC: H01L21/56 ,  H01L23/31 ,  H01L23/498 ,  H01L23/522

Abstract: 一种形成封装组件的方法，包括：在载体衬底上方形成第一介电层；在第一介电层上方形成导电通孔；利用第一化学物质处理导电通孔，从而使导电通孔的表面变得粗糙；以及将器件管芯和导电通孔模制在模制材料中。本发明实施例涉及具有高低不平的互连件的集成扇出结构。