公开(公告)号：CN112582370A

公开(公告)日：2021-03-30

申请号：CN202010928505.X

申请日：2020-09-07

Applicant: 恒劲科技股份有限公司

Inventor： 周保宏 ,  余俊贤 ,  许诗滨

IPC: H01L23/498 ,  H01L21/48

Abstract: 一种覆晶封装基板及其制作方法，该覆晶封装基板包括于中间层的相对两侧上分别叠设绝缘层，以形成复合式核心结构，从而增加该覆晶封装基板的刚性强度，促使本发明的核心结构能朝薄型化设计，且其中导电结构的端面尺寸又可依需求朝微小化设计，因而能增加单位面积内电性连接点的数量，以及制作出细线路间距及高布线密度的线路结构，进而能满足高集成芯片/大尺寸基板的封装需求，以及还可避免电子封装件发生弯翘。

公开(公告)号：CN111883508A

公开(公告)日：2020-11-03

申请号：CN202010335466.2

申请日：2020-04-24

Applicant: 恒劲科技股份有限公司

Inventor： 陈文彰 ,  许诗滨 ,  胡竹青

IPC: H01L23/498 ,  H01L23/31 ,  H01L21/48 ,  H01L21/50 ,  H01L21/56

Abstract: 本发明公开了一种覆晶封装基板及一种制作覆晶封装基板的方法，覆晶封装基板包括：一第一导电线路及一第一导电通道，设于一第一介电材料层内，其中该第一导电通道呈柱状设于该第一导电线路上，且该第一导电通道的顶面及底面皆未被该第一介电材料层覆盖，且一保护层设于该第一导电线路的底面；一第二介电材料层，设于该第一介电材料层上；一第二导电线路、一第二导电通道及一导电垫片，设于该第二介电材料层内，其中该第二导电线路设于该第一导电通道的顶面上，该第二导电通道呈柱状设于该第二导电线路上，该导电垫片设于该第二导电通道上，且该导电垫片的顶面未被该第二介电材料层覆盖；以及一镍钯金层，电镀形成设于该导电垫片的顶面上。

公开(公告)号：CN110473788A

公开(公告)日：2019-11-19

申请号：CN201810894212.7

申请日：2018-08-08

Applicant: 恒劲科技股份有限公司

Inventor： 周保宏 ,  余俊贤 ,  许诗滨 ,  郭同尧

IPC: H01L21/48 ,  H01L23/498

Abstract: 一种覆晶封装基板的制法及其结构，该制法包括于将多个具有导电柱的绝缘层相互堆叠，使各该导电柱相互接触叠置，以令所述绝缘层与所述导电柱作为该覆晶封装基板的核心层结构，故通过本发明所制作的该核心层结构，能依需求而制作出小端面尺寸的导电柱，因此当该核心层结构的厚度增加时，不仅能增加该覆晶封装基板的刚性强度而避免发生板翘，且更保有能将导电柱的端面尺寸微小化设计的弹性，因而能于该核心层结构上制作高密度布设的电性连接点、细线路间距及高密度布线的线路层。

公开(公告)号：CN110459521A

公开(公告)日：2019-11-15

申请号：CN201810825294.X

申请日：2018-07-25

Applicant: 恒劲科技股份有限公司

Inventor： 胡竹青 ,  许诗滨

IPC: H01L23/498 ,  H01L23/31

Abstract: 本发明公开一种覆晶封装基板和电子封装件，覆晶封装基板通过于其线路结构的其中一侧上设置强化结构，以增加该覆晶封装基板的刚性强度，故该覆晶封装基板作为大尺寸封装时，该覆晶封装基板即可具有良好的刚性，可避免电子封装件发生弯翘。

公开(公告)号：CN110246812A

公开(公告)日：2019-09-17

申请号：CN201810188735.X

申请日：2018-03-08

Applicant: 恒劲科技股份有限公司

Inventor： 许诗滨 ,  余俊贤 ,  蔡宪铭

IPC: H01L23/31 ,  H01L23/52

Abstract: 一种半导体封装结构包括芯片与具有置晶凹槽的基板。基板包括基底介电层与多个支撑介电层，基底介电层堆栈在下部，作为置晶凹槽的底部，支撑介电层堆栈在上部，作为置晶凹槽的侧壁。基板还包括基底联机层与支撑联机层。基底联机层位于基底介电层内部，包括第一连接点与底层连接点，分别外露设置于置晶凹槽底部与基底介电层底面。芯片以主动面向下设置于置晶凹槽中，并电性连接第一连接点。本发明利用增层互连技术与基板凹槽技术，在基板凹槽底部制作覆晶连接用接点，将芯片埋入基板凹槽内，降低整体系统封装高度，并提高整体结构可靠度。

公开(公告)号：CN106033753B

公开(公告)日：2019-07-12

申请号：CN201510109130.3

申请日：2015-03-12

Applicant: 恒劲科技股份有限公司

Inventor： 余俊贤 ,  胡竹青 ,  许诗滨

IPC: H01L23/498 ,  H01L23/13

CPC classification number: H01L27/14618 ,  H01L27/14636 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/15311 ,  H01L2924/00014

Abstract: 一种封装模块及其基板结构，该基板结构包括：一第一绝缘层；一第一线路层，其结合于该第一绝缘层；多个第一导电柱体，其设于该第一绝缘层中并电性连接该第一线路层；一第二线路层，其设于该第一绝缘层上并电性连接该些第一导电柱体；多个第二导电柱体与多个导电凸块，其设于该第二线路层上；以及一第二绝缘层，其设于该第一绝缘层、第二线路层、第二导电柱体与导电凸块上，且该第二绝缘层上具有外露该些导电凸块的一开口，故若应用于相机镜头，可将感测器元件设于该开口中，以降低整体封装模块的厚度。

公开(公告)号：CN105845639B

公开(公告)日：2019-03-19

申请号：CN201510023069.0

申请日：2015-01-16

Applicant: 恒劲科技股份有限公司

Inventor： 胡竹青 ,  许诗滨

IPC: H01L23/31 ,  H01L23/49

Abstract: 一种电子封装结构及导电结构，该电子封装结构包括：一绝缘体、一埋设于该绝缘体中且具有外露于该绝缘体的感应区的电子元件、以及设于该绝缘体上并电性连接该电子元件的一导电结构，所以凭借嵌埋该电子元件于该绝缘体中，以降低整体结构的厚度。

公开(公告)号：CN105405835B

公开(公告)日：2018-12-28

申请号：CN201410527274.6

申请日：2014-10-09

Applicant: 恒劲科技股份有限公司

Inventor： 周保宏 ,  许诗滨 ,  许哲玮

IPC: H01L23/498 ,  H01L21/48

Abstract: 一种中介基板及其制法，该制法为先提供具有第一线路层的承载板，且该第一线路层上具有多个导电柱，再形成第一绝缘层于该承载板上并露出该导电柱，接着形成第二线路层于该第一绝缘层与该导电柱上，再形成多个外接柱于该第二线路层上，之后形成第二绝缘层于该第一绝缘层上且外露该外接柱，再形成凹槽于该第二绝缘层上，最后移除该承载板，通过形成无核心层的中介基板于该承载板上，所以可省略通孔制程，以降低整体制程的成本，且制程简易。

公开(公告)号：CN105722299B

公开(公告)日：2018-08-31

申请号：CN201410726850.X

申请日：2014-12-03

Applicant: 恒劲科技股份有限公司

Inventor： 周保宏 ,  许诗滨

IPC: H05K1/02 ,  H05K3/46 ,  H01L23/498 ,  H01L21/48

CPC classification number: H01L23/49822 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/6835 ,  H01L23/13 ,  H01L23/49827 ,  H01L2221/68345 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73204 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K1/0284 ,  H05K1/0296 ,  H05K1/111 ,  H05K3/061 ,  H05K3/40 ,  H05K2201/10378 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 一种中介基板及其制法，是在一承载板上蚀刻形成凹槽，以在该凹槽中填充介电材形成第一介电材料层，或在该承载板上形成图案化的第一介电材料层，再依序于该承载板及该第一介电材料层上形成第一线路层、第一导电块、及第二介电材料层，并使该第一线路层及第一导电块嵌埋于第二介电材料层中，再于该第二介电材料层上形成第二线路层及第二导电块，以形成无核心(coreless)及具细线路的中介基板。

公开(公告)号：CN105244340B

公开(公告)日：2018-01-09

申请号：CN201410288879.4

申请日：2014-06-24

Applicant: 恒劲科技股份有限公司

Inventor： 许哲玮 ,  许诗滨

IPC: H01L23/495 ,  H01L21/48

CPC classification number: H01L21/6835 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/31 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49894 ,  H01L2221/68345 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种封装基板、覆晶封装电路及其制作方法。该封装基板包括：一第一导线层，其包含一第一金属走线及一第一介电材料层，该第一介电材料层充填于该第一导线层内该第一金属走线以外的其余部分；一导电柱层，形成于该第一导线层上，该导电柱层包含一金属柱状物、一具有一凸出部的铸模化合物层、及一第二介电材料层，该金属柱状物连接该第一金属走线，该第二介电材料层形成于该铸模化合物层上，该凸出部围绕该金属柱状物；一第二导线层，形成于该导电柱层上，该第二导线层包含一连接该金属柱状物的第二金属走线；以及一保护层，形成于该第二导线层上。