公开(公告)号：KR1019990050157A

公开(公告)日：1999-07-05

申请号：KR1019970069219

申请日：1997-12-16

Applicant: 삼성전자주식회사

Inventor： 이대성 ,  이도우 ,  박현우

IPC: H01L23/02

Abstract: 본 발명은 트랜스퍼 몰딩(transfer molding) 장치에 관한 것으로서, 더욱 상세하게는 몰딩 공정에 대한 신뢰성을 향상시키기 위하여 상부 금형과 하부 금형으로 분리되며 그 상부 금형과 하부 금형에 각각 형성된 캐버티와 그 캐버티에 연결되도록 형성된 런너와 그 런너와 대향하는 위치에 공기의 배출을 위하여 형성된 공기 배출홈 및 에폭시 성형 수지를 가압하여 런너로 공급하기 위하여 그 런너와 연결되도록 포트가 설치되어 있는 성형 금형과, 포트 내에서 에폭시 성형 수지를 밀어 올리기 위한 수직 운동을 하는 플런저, 및 성형 금형에 설치되며 포트와 대향하는 위치에 그 포트의 직경보다 큰 직경으로 요홈부를 갖고 있고 그 요홈부의 중앙부에 돌출되어 형성된 돌출부를 갖는 컬-블록을 갖는 것을 특징으로 하며, 불완전 성형이나 보이드의 발생을 � �지할 뿐만 아니라 젤 형태의 에폭시 성형 수지의 유동성을 향상시켜 반도체 칩 패키지 조립 공정의 몰딩 공정에 대한 신뢰성을 향상시켜 보다 신뢰성 높은 제품을 얻을 수 있고 제품에 대한 수율을 향상시키킬 수 있다.

公开(公告)号：KR1019940017263A

公开(公告)日：1994-07-26

申请号：KR1019920027528

申请日：1992-12-31

Applicant: 삼성전자주식회사

Inventor： 박현우 ,  공준진 ,  이탁훈

IPC: H03M13/23

Abstract: 본 발명은 길쌈 부호기와 트렐리스 부호화 번조 시스템을 공개한다. 그 부호기는 윗단의 현재 입력비트와 윗단의 두 번 지연된 입력 비트, 즉 두 시스템 클럭이전의 입력 비트, 그리고 아랫단의 나머지 현재 입력비트 및 아랫단의 한번 지연된 입력 비트 즉, 한 시스템 클럭 이전의 입력 비트를 모듈로-2합하여 3비트의 출력비트중 제1비트를 출력하기 위한 제1가산수단, 윗단의 한번 지연된 입력비트와 두번 지연된 입력비트 그리고 아랫단의 현재 입력비트의 모듈로-2합하여 두번째 출력비트를 출력하기 위한 제2가산수단, 윗단의 현재 입력비트와 아랫단의 한번 지연된 입력비트의 모듈로-2합하여 세번째 출력비트를 출력하기 위한 제3가산수단으로 구성되어 있다. 그 시스템은 데이타를 입력하여 부호화하는 부호화 수단, 나머지 부호화되지 않은 비트와 상기 부호화 수단을 통하여 부호화된 비트를 입력하여 소정의 비트로 변환하는 맵핑 수단, 상기 맵핑 수단으로부터 출력되는 비트신호를 변조하는 변조 수단, 상기 부호화 수단과 상기 맵핑 수단을 제어하기 위한 제어신호를 발생하는 제어수단으로 구성된다. 따라서, 회로가 간략화되어 집적화가 용이하고 속도가 개선된다.