-
公开(公告)号：KR101296553B1
公开(公告)日：2013-08-13
申请号：KR1020090116689
申请日：2009-11-30
Applicant: 한국전자통신연구원
CPC classification number: H04B1/1027
Abstract: 단말기 및 기지국, 그리고, 그들의 주파수 센싱 방법이 개시될 수 있다.
단말기 또는 기지국은 입력신호를 수신할 수 있는 전체 주파수 대역 중 주파수 센싱이 필요한 대역을 필터링할 수 있다.
또한, 필터링된 대역에 대해 주파수 센싱을 적용함으로써, 신호의 검출 능력과 속도를 향상시킬 수 있다.
가변대역통과필터, 다운 샘플링, 주파수 센싱-
公开(公告)号：KR101075240B1
公开(公告)日：2011-10-19
申请号：KR1020090029618
申请日：2009-04-06
Applicant: 한국전자통신연구원
Abstract: 프레임의헤더구간에서구한평균제곱오류를이용하여페이로드구간의오류정정을위한로그근사율을결정하는 MB-OFDM UWB 시스템의수신기가제공된다. 이를위한수신기는, 수신신호의헤더구간에서심볼정보를최근접좌표값으로변환하는성상복호부와, 상기헤더구간에서평균제곱오류를산출하는오류측정부와, 상기페이로드구간에서상기산출된평균제곱오류와상기수신신호의심볼정보를이용하여로그근사율을산출하는로그근사율계산부와, 상기페이로드구간에서상기산출된로그근사율을이용하여오류정정을수행하는고속오류정정복호부및 상기헤더구간에서는상기성상복호부로신호를배분하고, 상기페이로드구간에서는상기로그근사율계산부로신호를배분하는스위칭수단을포함한다.
-
公开(公告)号：KR1020110071391A
公开(公告)日：2011-06-29
申请号：KR1020090127948
申请日：2009-12-21
Applicant: 한국전자통신연구원
IPC: H04W16/14
CPC classification number: H04W16/10 , H04W28/04 , H04W72/085
Abstract: PURPOSE: An emergency network device and a data communications method are provided to process the communications of the terminal using a pilot channel, in case the communications of the terminal is impossible by using the RAT(Radio Access Technology). CONSTITUTION: A determining unit(510) monitors whether RAT of a wireless network normally operates or not. A time slot assignment circuit(520) assigns a cognitive pilot channel to the terminal according to the control function of the determining unit. A data communications part(530) processes the data communications through the cognitive pilot channel with the terminal. The data communications part transmits or receives the voice and the image through the terminal.
Abstract translation: 目的：提供紧急网络设备和数据通信方法，以便在通过使用RAT（无线接入技术）不可能进行终端的通信的情况下，使用导频信道处理终端的通信。 构成：确定单元（510）监视无线网络的RAT是否正常运行。 时隙分配电路（520）根据确定单元的控制功能向终端分配认知导频信道。 数据通信部分（530）通过认知导频信道处理与终端的数据通信。 数据通信部分通过终端发送或接收语音和图像。
-
公开(公告)号：KR1020110068763A
公开(公告)日：2011-06-22
申请号：KR1020100029052
申请日：2010-03-31
Applicant: 한국전자통신연구원
CPC classification number: G06F7/4812 , G06F17/142
Abstract: PURPOSE: An apparatus and method for complex constant multiplier and FFT processor are provided to reduce size, complexity, and power consumption of a complex constant multiplier and an FFT processor by configuring the complex constant multiplier with 5 real number multipliers. CONSTITUTION: A first and a second multiplier select and output an imaginary part or real part of complex input value as a first and a second input value respectively based on a rotation factor table. A first real number multiplier(310) multiplies the sum of the first and the second triangular function value by the first input value. A second real number multiplier(320) multiplies the subtraction of the first and the second triangular function value by the second input value. A two's compliment arithmetic unit(330) calculates two's compliment of the first input. An adder adds the output value of the two's compliment arithmetic unit and the second input value. A third real number multiplier(350) multiplies the output value of the adder by the second triangular function value.
Abstract translation: 目的：提供一种用于复数常数乘法器和FFT处理器的装置和方法，通过配置具有5个实数乘法器的复数常数乘法器来减小复数常数乘法器和FFT处理器的大小，复杂度和功耗。 构成：第一乘法器和第二乘法器基于旋转因子表，分别选择并输出复数输入值的虚部或实部作为第一和第二输入值。 第一实数乘法器（310）将第一和第二三角函数值的和乘以第一输入值。 第二实数乘法器（320）将第一和第二三角函数值的减法乘以第二输入值。 二进制运算单元（330）计算第二输入的二进制。 加法器将两个补码运算单元的输出值和第二个输入值相加。 第三实数乘法器（350）将加法器的输出值乘以第二三角函数值。
-
公开(公告)号：KR1020100068022A
公开(公告)日：2010-06-22
申请号：KR1020080126668
申请日：2008-12-12
Applicant: 한국전자통신연구원
IPC: G06F17/14
CPC classification number: G06F17/142
Abstract: PURPOSE: A device and a method for Fourier transform are provided to reduce registers and adders for Fourier transform, thereby reducing the capacity of hardware of the Fourier transform device. CONSTITUTION: A stage part performs the first butterfly operation based on two divided sequences(S100). The second stage unit performs the second butterfly operation based on the first operation sequence(S110). The first rotation factor application unit applies the first rotary factor to the second operation sequence(S120). The third stage unit performs the third butterfly operation based on the first rotary factor applied sequence(S130). The fourth stage unit performs the fourth butterfly operation based on the third operation sequence(S140).
Abstract translation: 目的：提供一种用于傅立叶变换的装置和方法，以减少用于傅里叶变换的寄存器和加法器，从而降低傅里叶变换装置的硬件容量。 构成：阶段部分基于两个分割序列执行第一个蝴蝶运算（S100）。 第二级单元基于第一操作顺序执行第二蝶形运算（S110）。 第一旋转因子应用单元将第一旋转因子应用于第二操作序列（S120）。 第三级单元基于第一旋转因子应用序列执行第三蝶形运算（S130）。 第四级单元基于第三操作顺序执行第四蝶形运算（S140）。
-
Patent Agency Ranking
公开(公告)号：KR100934224B1
公开(公告)日：2009-12-29
申请号：KR1020070095262
申请日：2007-09-19
Applicant: 한국전자통신연구원
Abstract: 본 발명은 초기 동기 획득을 위한 병렬 탐색 장치 및 방법에 관한 것으로, 먹스 신호에 따라 2L개의 복소수값 중에서 L+L/k(1
Abstract translation: 提供了一种用于获得初始同步的并行搜索设备及其方法，用于通过在DS-CDMA（直接序列码分多址）中具有MUX（多路复用器）控制器来控制输入到检测器中的相关检测器的复数值的数量， ）UWB（超宽带）接收器，从而设计并运行24 / k的并行处理结构。 并行搜索装置包括相关检测器（50），同步鉴别器（60），组合标记/同步位置检测器（70）和MUX控制器（80）。 相关检测器根据MUX信号仅选择2L的复数值的L + L / k的复数值。 并且相关检测器用长度为L的扩展码执行相关操作以生成L / k的反扩展码元。 MUX控制器产生用于连续选择2L的复数值中的L + L / k的复数值的MUX信号。
-
公开(公告)号：KR100888508B1
公开(公告)日：2009-03-12
申请号：KR1020070130384
申请日：2007-12-13
Applicant: 한국전자통신연구원
IPC: H03M13/41
CPC classification number: H03M13/41 , H03M13/3972 , H03M13/6356 , H03M13/6362 , H03M13/6561 , H03M13/6566
Abstract: An apparatus and a method for viterbi decoding are provided to increase an operation speed by using a block processing decoding method. A viterbi decoder includes a distributor(281), a plurality of memory banks(283a-283h), a plurality of switches(285a-285h) and a plurality of decoding units(287a,287b). The distributor distributes the plurality of bits inputted from the de-puncturer in a block data unit. The plurality of memory banks store the block data inputted from the distributor. The plurality of switches are connected to the plurality of memory banks respectively. Each switch outputs block data stored in one memory bank. Each decoding unit is connected to a part of switches. Each decoding unit performs the viterbi decoding algorithm about block data and outputs a part of block data.
Abstract translation: 提供维特比解码的装置和方法，以通过使用块处理解码方法来提高操作速度。 维特比解码器包括分配器（281），多个存储体（283a-283h），多个开关（285a-285h）和多个解码单元（287a，287b）。 分发器将从去穿孔器输入的多个比特分配到块数据单元中。 多个存储器组存储从分发器输入的块数据。 多个开关分别连接到多个存储体。 每个开关输出存储在一个存储体中的块数据。 每个解码单元连接到交换机的一部分。 每个解码单元执行关于块数据的维特比解码算法，并输出块数据的一部分。
-
公开(公告)号：KR100808145B1
公开(公告)日：2008-02-29
申请号：KR1020060120834
申请日：2006-12-01
Applicant: 한국전자통신연구원
IPC: H04B1/7163 , H04J11/00
CPC classification number: H04B1/713 , H04B1/709 , H04L5/0007 , H04L5/0037 , H04L27/2655 , H04L27/2675 , H04B1/71637 , H04B1/7183
Abstract: A method and an apparatus for detecting a time-frequency code in a multiband OFDM UWB(Ultra-Wide Band) system are provided to detect the time-frequency code quickly by decreasing the number of detecting steps between a PHY(PHYsical) layer and an upper layer. An apparatus for detecting a time-frequency code in a multiband OFDM(Orthogonal Frequency Division Multiplexing) UWB system includes a controller(305) and a correlator(303). When a time-frequency code search start signal is received from a MAC(Media Access Control) receiver, the controller outputs a band select signal to an RF receiver to calculate a correlation value, and outputs a preamble select signal for every symbol period. The correlator stores information on a preamble pattern, selects the stored preamble according to the preamble select signal from the controller, and calculates a correlation value for a digital signal from the RF(Radio Frequency) receiver. When a peak signal is inputted according to the correlation value, the controller determines the time-frequency code as a current time-frequency code, and delivers the determined time-frequency code to the MAC receiver.
Abstract translation: 提供了一种用于检测多频带OFDM UWB（超宽带）系统中的时间频率码的方法和装置，用于通过减少PHY（PHY）层和 上层。 一种用于检测多频带OFDM（正交频分复用）UWB系统中的时间频率码的装置，包括控制器（305）和相关器（303）。 当从MAC（媒体存取控制）接收机接收时间频率代码搜索开始信号时，控制器向RF接收机输出频带选择信号以计算相关值，并且对每个码元周期输出前同步码选择信号。 相关器存储关于前导码模式的信息，根据来自控制器的前同步码选择信号选择所存储的前同步码，并计算来自RF（射频）接收机的数字信号的相关值。 当根据相关值输入峰值信号时，控制器将时间频率代码确定为当前时间频率代码，并将所确定的时间频率代码传送给MAC接收机。
-
公开(公告)号：KR100789921B1
公开(公告)日：2008-01-02
申请号：KR1020060109556
申请日：2006-11-07
Applicant: 한국전자통신연구원
CPC classification number: H04L27/2656 , H04L27/2675
Abstract: An apparatus and a method for detecting a preamble packet in an OFDM(Orthogonal Frequency-Division Multiplexing) system are provided to improve the accuracy of detecting the preamble packet even in case that an interference signal exists or received signal power is small. An apparatus for detecting a preamble packet in an OFDM system includes a cross-correlation calculating unit(21), a delay unit(22), a power measuring unit(23), and a dividing unit(24). The cross-correlation calculating unit calculates the cross-correlation value with the stored preamble pattern value for an OFDM symbol(N-point) period according to the reception of a signal. The delay unit delays the cross-correlation value calculated in the cross-correlation calculating unit as much as a protection(M-point) period. The power measuring unit measures the received power for the protection period. The dividing unit divides the cross-correlation value delayed in the delay unit by the power value measured in the power measuring unit to calculate the final cross-correlation value.
Abstract translation: 提供了用于检测OFDM（正交频分复用）系统中的前导分组的装置和方法，以便即使在存在干扰信号或接收信号功率小的情况下，也可以提高检测前导分组的精度。 一种用于在OFDM系统中检测前导分组的装置，包括互相关计算单元（21），延迟单元（22），功率测量单元（23）和分割单元（24）。 互相关计算单元根据信号的接收，根据所存储的OFDM符号（N点）周期的前导码模式值来计算互相关值。 延迟单元将互相关计算单元中计算的互相关值延迟到保护（M点）周期。 功率测量单元测量保护期的接收功率。 分割单元将在延迟单元中延迟的互相关值除以在功率测量单元中测量的功率值，以计算最终的互相关值。
-
公开(公告)号：KR100714452B1
公开(公告)日：2007-05-04
申请号：KR1020060059468
申请日：2006-06-29
Applicant: 한국전자통신연구원
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 DS-CDMA UWB 시스템을 위한 병렬처리구조의 등화기 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 병렬처리 구조의 등화기에서 복수(
L 개)의 필터탭계수 갱신부(WUB)마다 개별적으로 필터탭계수를 갱신하는 기존 방식과 달리, 하나의 필터탭계수 갱신부(WUB)만을 사용하여 필터탭 계수를 갱신하고 그 갱신된 값을
L 개의 필터부(FB)에 전달하여 송신 심볼을 추정하게 함으로써, DS-CDMA UWB 모뎀 수신부에 사용되는 등화기의 복잡도 및 전력 소모를 현저히 감소시킬 수 있는, DS-CDMA UWB 시스템을 위한 병렬처리구조의 등화기 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, DS-CDMA UWB 시스템을 위한 병렬처리구조의 등화기에 있어서, 상기 등화기가 훈련모드로 동작하면 다수의 입력신호들 중에서 어느 하나의 입력신호(훈련용 입력신호)에 대하여 필터링을 수행하고, 상기 등화기가 심볼결정모드로 동작하면 입력신호 모두에 대하여 병렬적으로 필터링을 수행하기 위한 필터 수단; 상기 훈련모드의 경우에는 상기 필터 수단의 출력값과 훈련심볼로부터 심볼오류값을 구하고, 상기 심볼결정 모드의 경우에는 각각의 입력신호에 대한 상기 필터 수단의 출력값으로부터 해당 송신심볼값을 추정하고 송신심볼값이 추정된 입력신호 들 중에서 어느 하나의 입력신호(심볼오류 산출용 입력신호)에 대해서는 해당 추정 송신심볼값의 오차(심볼오류값)를 구하기 위한 심볼 결정 수단; 및 상기 훈련용 입력신호 또는 상기 심볼오류 산출용 입력신호와 상기 심볼 결정 수단에서 구한 심볼오류값을 이용해서 상기 필터 수단의 필터탭 계수를 갱신하여 상기 필터수단으로 전달하기 위한 필터탭계수 갱신 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 DS-CDMA UWB 시스템에서의 등화기 등에 이용됨.
DS-CDMA, UWB, 병렬처리구조, 등화기, 필터탭계수 갱신부, WUB(Weight Update Blcok), 필터부, FB(Filter Block)Abstract translation: 1.权利要求书中描述的发明所属的技术领域
-
-
-
-
-
-
-
-
-
Search Results
104
records
(took 0.029 seconds)
