公开(公告)号：KR101285395B1

公开(公告)日：2013-07-10

申请号：KR1020090127317

申请日：2009-12-18

Applicant: 한국전자통신연구원

Inventor： 이영하

IPC: H04L27/26

CPC classification number: H04L27/265 ,  G06F17/142 ,  H04L27/263

Abstract: 직교 주파수 분할 다중화(OFDM) 통신 방식에서의 고속 퓨리에 변환 방법에 관한 것으로, 수신 데이터에서 유효 데이터가 실린 서브 캐리어 수를 파악하고, 파악된 캐리어 수에 기초하여 퓨리에 변환 차수를 결정하여, 수신 데이터에 복소 곱셈을 수행한 이 후에, 결정된 퓨리에 변환 차수의 퓨리에 변환을 수행하는 고속 퓨리에 변환 방법에 의해 FDM 시스템에서 고속 퓨리에 변환에 대해 연산량을 줄이고, 복잡도를 감소시킬 수 있어 하드웨어 설계 구조를 단순화할 수 있다.
OFDM, 퓨리에, FFT

公开(公告)号：KR100943514B1

公开(公告)日：2010-02-22

申请号：KR1020070133663

申请日：2007-12-18

Applicant: 한국전자통신연구원 ,  삼성전자주식회사

Inventor： 이영하 ,  방승재 ,  박윤옥

IPC: H04B7/04

CPC classification number: G06F17/16

Abstract: 본 발명은 역행렬의 행벡터 크기 비교 장치 및 방법에 관한 것이다.
본 발명은 행렬의 각 구성 요소를 입력받아 조합하는 입력 행렬 처리 모듈; 구성 요소 조합 결과를 다중화하여, 수반 행렬을 이루는 각 인자를 산출하는 여인자 펙터 연산 모듈; 산출된 각 인자를 제곱 계산하는 제곱근 계산 모듈; 제곱 계산된 다수의 인자 중에서 특정 수의 인자를 선별 합산하여, 역행렬의 각 행벡터 크기를 산출하는 합산 모듈; 및 산출된 각 행벡터 크기의 비교 결과를 출력하는 크기 비교 모듈을 포함하는 행벡터 크기 비교 장치를 제공한다. 또한, 본 발명은 입력된 행렬의 각 구성 요소를 조합하여 다수의 구성 요소 조합 결과를 생성하고 다중화하여 행렬의 수반 행렬을 이루는 각 인자를 산출한 후, 산출된 인자를 각각 제곱 계산하여 선별 합산함으로써, 역행렬의 각 행벡터 크기를 산출하고, 산출된 각 행벡터 크기를 비교하는 행벡터 크기 비교 방법을 제공한다.
본 발명에 의하면, 설계 구조를 통해 역행렬의 행벡터 크기에 대한 비교를 수행함으로써, 기존의 복잡한 연산 방법을 피할 수 있으며, 다중 안테나 시스템을 저전력화하고, 설계 구조의 효율성을 향상시킬 수 있는 효과가 있다.
역행렬, 행벡터, 4×4 행렬, Matrix, Inversion, Row-Vector, Comparator

公开(公告)号：KR1020060066027A

公开(公告)日：2006-06-15

申请号：KR1020050035006

申请日：2005-04-27

Applicant: 한국전자통신연구원 ,  주식회사 케이티 ,  에스케이브로드밴드주식회사 ,  삼성전자주식회사 ,  주식회사 케이티프리텔 ,  에스케이텔레콤 주식회사

Inventor： 이영하 ,  박윤옥

IPC: H04L27/26

CPC classification number: H04L27/22 ,  H04L1/0026 ,  H04L1/18 ,  H04L5/0007 ,  H04L5/0053 ,  H04L27/2647

Abstract: 본 발명은 직교주파수 분할 다중 접속(OFDMA) 방식을 이용하는 다중 접속 무선 통신 시스템에서, 가입자와 기지국간의 상향링크 채널품질정보(CQI), 또는 자동 재송신 요청(ARQ)에 대한 응답(ACK/NACK)에 대한 기지국 복조 장치에 관한 것이다. 본 발명에 따른 기지국 복조 장치는, 단말로부터 기지국으로 상향링크 전송된 채널품질정보 또는 자동 재송신 요청의 응답신호를 복조하는 기지국 복조 장치에 있어서, 채널품질정보 또는 ARQ 응답 채널 타일의 순차적 입력시, 타일 내의 m개의 부반송파로 전송된 QPSK 변조신호에 m개의 부반송파와 연계된 m개의 공액복소수를 병렬 방식으로 각각 곱하여 복조하고, 그 복조 결과가 가장 큰 값을 해당 벡터 인덱스로 판정하는 벡터 인덱스 복조부; 및 벡터 인덱스 복조부에서 복조된 벡터 인덱스 n개를 제1 시프트 레지스터에 입력하고, 다음의 n개의 벡터 인덱스를 제2 시프트 레지스터에 입력하여, 제1 및 제2 시프트 레지스터 입력을 m번 반복하여 채널품질정보 또는 ARQ 응답에 대한 채널 값을 검출하는 채널 값 검출부를 포함한다. 본 발명에 따르면, OFDMA 방식에서 단말로부터 기지국으로의 상향링크 채널품질정보 및 자동 재송신 요청의 응답 신호를 용이하게 복조 및 검출할 수 있다.
OFDMA, 복조기, 채널품질정보, CQI, ARQ, ACK/NACK, 벡터 인덱스

公开(公告)号：KR1020060065353A

公开(公告)日：2006-06-14

申请号：KR1020040104461

申请日：2004-12-10

Applicant: 한국전자통신연구원 ,  주식회사 케이티 ,  에스케이브로드밴드주식회사 ,  삼성전자주식회사 ,  주식회사 케이티프리텔 ,  에스케이텔레콤 주식회사

Inventor： 김준우 ,  채수창 ,  이영하 ,  홍언영 ,  박윤옥

IPC: H04J11/00 ,  H04L27/26

CPC classification number: H04L5/0044 ,  H04L5/0048 ,  H04L5/0092 ,  H04W72/0453

Abstract: 본 발명은 직교 주파수 분할 다중 시스템에서의 부반송파 할당 장치 및 방법과, 부반송파 역할당 장치 및 방법에 관한 것이다.
본 발명에 따른 부반송파 할당 장치는 데이터 부반송파를 피지컬 인덱스로 할당하기 위해 로지컬 인덱스를 생성한 후, 로지컬 인덱스와 파일럿 위치상수와의 특정 연산을 통해 중간 인덱스로 변환하고 보호구간(Guard Interval)인 널 부반송파의 삽입을 위해 상기 널 부반송파의 좌우에 할당하는 데이터의 개수에 기초하여 피지컬 인덱스로 변환하여 전송한다.
그리고 본 발명에 따른 부반송파 역할당 장치는 수신한 피지컬 인덱스를 로지컬 인덱스로 매핑하기 위해 널 부반송파를 먼저 구분하기 위한 중간 인덱스로 변환한 후, 로지컬 인덱스로 변환한다. 이 때, 피지컬 인덱스를 로지컬 인덱스로 매핑할 때 9로 나눈 나머지와 몫을 이용하여 데이터와 파일럿을 구분한다. 이와 같이 본 발명에 따르면, 데이터와 파일럿을 구분할 때, 대용량의 롬 테이블을 사용하지 않아도 되므로 하드웨어의 크기를 줄일 수 있는 효과가 있다.
OFDM, 부반송파, 데이터, 파일럿, 널(NULL), 로지컬, 피지컬, 연산

公开(公告)号：KR100527635B1

公开(公告)日：2005-11-09

申请号：KR1020030095458

申请日：2003-12-23

Applicant: 한국전자통신연구원 ,  삼성전자주식회사 ,  주식회사 케이티 ,  에스케이브로드밴드주식회사 ,  주식회사 케이티프리텔 ,  에스케이텔레콤 주식회사

Inventor： 이영하 ,  김준우 ,  박윤옥

IPC: H04L27/26

Abstract: 본 발명은 직교주파수분할 다중접속 시스템에서 데이터 부 반송파에서 부 채널로 할당하는 직교주파수분할 다중접속 시스템의 부채널 할당 장치 및 그 방법, 그리고 직교주파수분할 다중접속 시스템에서 부채널에서 데이터 부 반송파로 역할당하는 직교주파수분할 다중접속 시스템의 부채널 역할당 장치 및 그 방법에 관한 것이다. 본 발명은 데이터 부반송파의 부채널로의 할당에 있어 부채널안의 부반송파 번호, 부채널 번호 및 기지국 식별자를 입력으로 하여 합산부, 순열 저장부, 비트 결합부를 통해 단순하고 효율적인 부채널 할당 하드웨어구조를 구현한다. 또한, 본 발명은 부채널로부터 데이터 부반송파로의 역할당에 있어 전체 부반송파 번호 및 기지국 식별자를 입력으로 하여 비트 분할부, 감산부, 역순열 저장부를 통해 단순하고 효율적인 부채널 역할당 하드웨어구조를 구현한다. 이를 통해, 저전력 및 전송 속도를 더욱 개선할 수 있다.

公开(公告)号：KR100521135B1

公开(公告)日：2005-10-12

申请号：KR1020030097567

申请日：2003-12-26

Applicant: 한국전자통신연구원 ,  삼성전자주식회사 ,  주식회사 케이티 ,  에스케이브로드밴드주식회사 ,  주식회사 케이티프리텔 ,  에스케이텔레콤 주식회사

Inventor： 이영하 ,  김준우 ,  박윤옥 ,  황승구

IPC: H04J11/00

CPC classification number: H04J3/0682 ,  H04L5/023 ,  H04L27/2655

Abstract: 본 발명은 OFDMA 시스템에서 면적 효율성을 고려한 레인징 처리 방법 및 그 시스템에 관한 것이다.
본 발명의 구성에 따른 레인징 시스템은, 타이밍 오차에 대응하는 복수 지수 회전 인자들을 저장하는 복수 지수 회전 저장부와; 상기 복소 지수 회전 인자와 수신되어온 상향링크 레인징 데이터와 복소 곱셈을 수행하는 복소 곱셈기와; 상기 복소 곱셈기의 출력과 레이징 부호의 상관을 수행하는 부호 상관기와; 상기 부호 상관기의 출력과 임계치를 비교하는 임계치 비교기를 포함한다. 타이밍 오차에 대응하는 복소 지수 회전 인자의 개수는 제한적이기 전술한 본 발명의 구성에 의한 레인징 처리 시스템은 시스템의 크기와 복잡성을 감소시킬 수 있다.

公开(公告)号：KR1020030054300A

公开(公告)日：2003-07-02

申请号：KR1020010084441

申请日：2001-12-24

Applicant: 한국전자통신연구원

Inventor： 이영하 ,  박윤옥

IPC: G06F17/14

Abstract: PURPOSE: A device for a high speed fourier transform of a radix-8 single path delay commutator structure and a method thereof are provided to combine a merit of a radix-4 single-path delay commutator structure with a merit of a radix-8 single path delay commutator structure. CONSTITUTION: A modified radix-4 single-path delay commutator unit(100) rearranges a real number input(real_in) and an imaginary number input(imag_in) of a complex number in parallel in accordance with a control signal of a timing control unit(500) and outputs the rearranged input to a radix-4 butterfly unit(200) as four parallel data pairs. The radix-4 butterfly unit(200) receives the four parallel data pairs sequentially, executes a radix-4 butterfly calculation repeatedly, and outputs the result value. A rotation factor multiplication unit(300) multiplies a specific rotation factor by specific data out of the data being output in the radix-4 butterfly unit(200) and outputs the result value. An accumulation unit(400) accumulates data being output in the rotation factor multiplication unit(300) and outputs data corresponded to a radix-8. A timing control unit(500) creates control signals being used in the modified radix-4 single-path delay commutator unit(100), the radix-4 butterfly unit(200), the rotation factor multiplication unit(300), and the accumulation unit(400), and controls the total operations.

Abstract translation: 目的：提供一种用于基数为8路单路延迟换向器结构的高速傅立叶变换的装置及其方法，用于将基数4单路延迟换向器结构的优点与基数为8的单路延迟换向器结构的优点相结合 路径延迟换向器结构。 构成：修正的基数-4单路延迟换向器单元（100）根据定时控制单元的控制信号并行地重排复数的实数输入（real_in）和虚数输入（im​​ag_in） 500），并且将重新排列的输入作为四个并行数据对输出到基数-4蝶形单元（200）。 基数-4蝶形单元（200）顺序接收四个并行数据对，重复执行基数-4蝶形运算，并输出结果值。 旋转因数乘法单元（300）将特定的旋转因子乘以基数-4蝶形单元（200）中输出的数据中的特定数据，并输出结果值。 累积单元（400）累积在旋转因子乘法单元（300）中输出的数据，并输出与基数-8相对应的数据。 定时控制单元（500）创建在修正的基数4单路径延迟换向器单元（100）中使用的控制信号，基数-4蝶形单元（200），旋转因子乘法单元（300）和积累 单元（400），并控制总操作。