-
公开(公告)号:MX2014015356A
公开(公告)日:2015-07-06
申请号:MX2014015356
申请日:2013-05-17
Applicant: IBM
Inventor: GREINER DAN , SLEGEL TIMOTHY , MITRAN MARCEL , JACOBI CHRISTIAN
Abstract: Una institución de ABORTO DE LA TRANSACCIÓN se utiliza para abortar una transacción que se ejecuta en un entorno de computación. La institución de ABORTO DE LA TRANSACCIÓN incluye al menos un campo utilizado para especificar un código de aborto definido por el usuario que indica la razón para abortar la transacción. Basándose en la ejecución de la instrucción de ABORTO DE LA TRANSACCIÓN, se proporciona un código de la condición que indica si la reejecución de la transacción es recomendada.
-
公开(公告)号:MX2014015286A
公开(公告)日:2015-04-13
申请号:MX2014015286
申请日:2012-11-26
Applicant: IBM
Inventor: GREINER DAN , SLEGEL TIMOTHY , MITRAN MARCEL , JACOBI CHRISTIAN
Abstract: Se describe un método de filtración de interrupción de programa en la ejecución transaccional. Las condiciones de excepción de programa provocan que una transacción se aborde y dan como resultado comúnmente una interrupción en la cual el sistema operativo obtiene el control. Se provee un control de filtración de interrupción del programa para presentar selectivamente la interrupción. Esto es, la interrupción de la condición de excepción del programa puede o puede no ser presentada dependiendo por lo menos en el control de filtración de interrupción del programa y una clase de transacción asociada con la condición de instrucción del programa. El control de filtración de interrupción de programa es provisto por una instrucción de COMIENZO DE TRANSACCIÓN.
-
公开(公告)号:AU2012360181A1
公开(公告)日:2014-06-05
申请号:AU2012360181
申请日:2012-11-13
Applicant: IBM
Inventor: CARLOUGH STEVEN , SCHWARZ ERIC MARK , SLEGEL TIMOTHY , GAINEY JR CHARLES , MITRAN MARCEL , COPELAND REID
IPC: G06F9/30
Abstract: Machine instructions, referred to herein as a long Convert from Zoned instruction (CDZT) and extended Convert from Zoned instruction (CXZT), are provided that read EBCDIC or ASCII data from memory, convert it to the appropriate decimal floating point format, and write it to a target floating point register or floating point register pair. Further, machine instructions, referred to herein as a long Convert to Zoned instruction (CZDT) and extended Convert to Zoned instruction (CZXT), are provided that convert a decimal floating point (DFP) operand in a source floating point register or floating point register pair to EBCDIC or ASCII data and store it to a target memory location.
-
公开(公告)号:AU2010355817B2
公开(公告)日:2014-04-03
申请号:AU2010355817
申请日:2010-11-08
Applicant: IBM
Inventor: GREINER DAN , MITRAN MARCEL , SLEGEL TIMOTHY
Abstract: A computer employs a set of General Purpose Registers (GPRs). Each GPR comprises a plurality of portions. Programs such as an Operating System and Applications operating in a Large GPR mode, access the full GPR, however programs such as Applications operating in Small GPR mode, only have access to a portion at a time. Instruction Opcodes, in Small GPR mode, may determine which portion is accessed.
-
公开(公告)号:CA2874175A1
公开(公告)日:2013-12-19
申请号:CA2874175
申请日:2012-11-22
Applicant: IBM
Inventor: GREINER DAN , JACOBI CHRISTIAN , SLEGEL TIMOTHY , MITRAN MARCEL
Abstract: When an abort of a transaction occurs in a computer system, a determination is made as to whether diagnostic information is to be stored in one or more transaction diagnostic blocks (TDBs). There are different types of transaction diagnostic blocks to accept diagnostic information depending on the type of abort and other considerations. As examples, there are a program-specified TDB in which information is stored if a valid TDB address is provided in a transaction begin instruction; a program interruption TDB, which is stored into when the program is aborted due to an interruption; and a program interception TDB, which is stored into when an abort results in an interception.
-
公开(公告)号:CA2866809A1
公开(公告)日:2013-09-19
申请号:CA2866809
申请日:2013-03-01
Applicant: IBM
Inventor: GAINEY CHARLES W JR , MITRAN MARCEL , SHUM CHUNG-LUNG KEVIN , STOODLEY KEVIN A
IPC: G06F11/34
Abstract: Embodiments of the invention relate to implementing run-time instrumentation directed sampling. An aspect of the invention includes a method for implementing run-time instrumentation directed sampling. The method includes fetching a run-time instrumentation next (RINEXT) instruction from an instruction stream. The instruction stream includes the RINEXT instruction followed by a next sequential instruction (NSI) in program order. The method further includes executing the RINEXT instruction by a processor. The executing includes determining whether a current run-time instrumentation state enables setting a sample point for reporting run-time instrumentation information during program execution. Based on the current run-time instrumentation state enabling setting the sample point, the NSI is a sample instruction for causing a run-time instrumentation event. Based on executing the NSI sample instruction, the run-time instrumentation event causes recording of run-time instrumentation information into a run-time instrumentation program buffer as a reporting group.
-
公开(公告)号:CA2786049A1
公开(公告)日:2011-12-29
申请号:CA2786049
申请日:2010-11-08
Applicant: IBM
Inventor: GREINER DAN , MITRAN MARCEL , SLEGEL TIMOTHY
Abstract: A computer employs a set of General Purpose Registers (GPRs). Each GPR comprises a plurality of portions. Programs such as an Operating System and Applications operating in a Large GPR mode, access the full GPR, however programs such as Applications operating in Small GPR mode, only have access to a portion at a time. Instruction Opcodes, in Small GPR mode, may determine which portion is accessed.
-
公开(公告)号:CA2786045A1
公开(公告)日:2011-12-29
申请号:CA2786045
申请日:2010-11-08
Applicant: IBM
Inventor: GREINER DAN , MITRAN MARCEL , SLEGEL TIMOTHY
Abstract: An arithmetic/logical instruction is executed having interlocked memory operands, when executed obtains a second operand from a location in memory, and saves a temporary copy of the second operand, the execution performs an arithmetic or logical operation based on the second operand and a third operand and stores the result in the memory location of the second operand, and subsequently stores the temporary copy in a first register.
-
">
公开(公告)号:DE112015000203B4
公开(公告)日:2024-12-05
申请号:DE112015000203
申请日:2015-02-23
Applicant: IBM
Inventor: GREINER DAN , SLEGEL TIMOTHY , JACOBI CHRISTIAN , SCHMIDT DONALD WILLIAM , MITRAN MARCEL , GAINEY CHARLES JR
Abstract: Bereitgestellt wird eine Verzögerungseinrichtung, in der eine Programmausführung verzögert werden kann, bis ein vordefiniertes Ereignis eintritt, z.B. bis ein Vergleich von Arbeitsspeicherpositionen eine wahre Bedingung ergibt, eine Zeitüberschreitung erreicht wird, eine Unterbrechung ausgesetzt wird oder eine andere Bedingung gegeben ist. Die Verzögerungseinrichtung beinhaltet einen oder mehrere „Compare and Delay“-Maschinenbefehle, mit denen eine Ausführung verzögert wird. Der eine oder die mehreren „Compare and Delay“-Befehle können einen 32-Bit-„Compare and Delay“-Befehl (CAD-Befehl) und einen 64-Bit-„Compare and Delay“-Befehl (CADG-Befehl) beinhalten.
-
公开(公告)号:DE112015000223B4
公开(公告)日:2024-09-26
申请号:DE112015000223
申请日:2015-03-11
Applicant: IBM
Inventor: GREINER DAN , SLEGEL TIMOTHY , JACOBI CHRISTIAN , SCHMIDT DONALD WILLIAM , MITRAN MARCEL
Abstract: Computerprogrammprodukt zum Ausführen eines Maschinenbefehls in einer transaktionalen Datenverarbeitungsumgebung (100), wobei das Computerprogrammprodukt aufweist:ein computerlesbares Speichermedium, das von einer Verarbeitungsschaltung gelesen werden kann und Befehle zum Ausführen durch die Verarbeitungsschaltung zum Ausführen eines Verfahrens speichert, das beinhaltet:durch einen Prozessor (110) Erhalten des Maschinenbefehls zum Ausführen in der transaktionalen Datenverarbeitungsumgebung, wobei der Maschinenbefehl für eine Computerausführung gemäß einer Computerarchitektur definiert ist, wobei der Maschinenbefehl aufweist:ein Feld Operationscode (202, 302, 402, 502), das zur Angabe eines Operationscodes zum Spezifizieren einer Operation Beenden von bedingten Befehlen verwendet wird; unddurch den Prozessor (110) Ausführen des Maschinenbefehls, wobei das Ausführen beinhaltet:Erhalten eines Operanden (1150) des Maschinenbefehls, wobei der Operand einen Vorzeichenwert aufweist;Ermitteln (1152), ob der Operand eine vorgegebene Beziehung in Bezug auf einen Wert hat, wobei die vorgegebene Beziehung Gleichheit beinhaltet und der Wert null ist;Ermitteln (1156), ob der Operand größer als null ist, und auf der Grundlage der Tatsache, dass der Operand größer als null ist, Verzögern (1158) des Ausführens des Maschinenbefehls und Wiederholen von Erhalten und Ermitteln, und auf Grundlage, dass der Operand kleiner als null ist, vorzeitiges Beenden (1160) des Maschinenbefehls, auf der Grundlage des Feststellens, dass der Operand die vorgegebene Beziehung in Bezug auf einen Wert nicht hat;Ausführen (1154) des Maschinenbefehls auf der Grundlage des Feststellens, dass der Operand die vorgegebene Beziehung in Bezug auf einen Wert hat; undwobei Erhalten des Operanden, Ermitteln, ob der Operand die vorgegebene Beziehung in Bezug auf den Wert hat, das auf der Grundlage des Feststellens, dass der Operand die vorgegebene Beziehung in Bezug auf den Wert nicht hat, basierende weitere Ermitteln, ob der Operand größer als null ist, und Ausführen des Maschinenbefehls auf der Grundlage des Feststellens, dass der Operand die vorgegebene Beziehung in Bezug auf einen Wert hat, als Teil eines einzigen Befehls ausgeführt werden, der den Operationscode enthält.
-
-
-
-
-
-
-
-
-