-
公开(公告)号:CN102841868A
公开(公告)日:2012-12-26
申请号:CN201210157368.X
申请日:2012-05-18
Applicant: 国际商业机器公司
IPC: G06F13/16
CPC classification number: G06F12/0888 , G06F12/0246 , G06F12/0866 , G06F12/0897 , G06F2212/1036 , G06F2212/222
Abstract: 本发明的实施例涉及节制对闪存器件的访问。该闪存器件是包括该闪存器件和第二存储器器件的存储系统的部分。所述节制由闪存器件外部的逻辑进行,且包括响应于闪存器件的估计的剩余寿命来计算节制因子。确定该节制因子是否超出阈值。响应于确定该节制因子不超出该阈值,向闪存器件写入数据。响应于确定该节制因子超出该阈值,向第二存储器器件写入数据。
-
公开(公告)号:CN101595461B
公开(公告)日:2012-07-04
申请号:CN200880003570.9
申请日:2008-01-31
Applicant: 微软公司
CPC classification number: G06F12/0246 , G06F3/0616 , G06F3/0659 , G06F3/0679 , G06F12/0804 , G06F12/0866 , G06F2212/1036 , G06F2212/214 , G06F2212/311 , G06F2212/401 , G06F2212/463
Abstract: 在用于过滤闪存驱动器的输入/输出操作的计算机实现的方法中,接收定向到闪存驱动器的输入/输出请求。确定该输入/输出请求是否与大容量写操作相关联。如果该输入/输出请求与大容量写操作相关联,则选择要执行的闪存驱动器输入/输出管理动作。如果该输入/输出请求不与大容量写操作相关联,则该该输入/输出请求被转发到闪存驱动器。
-
公开(公告)号:CN101399081B
公开(公告)日:2011-11-30
申请号:CN200810149817.X
申请日:2008-09-27
Applicant: 株式会社东芝
CPC classification number: G11C11/5621 , G06F12/0246 , G06F2212/1036 , G06F2212/7202 , G11C16/0483 , G11C2211/5641
Abstract: 本发明提供一种半导体存储器件和使用其的数据管理办法,该半导体存储器件具备:具有多个存储块的存储部,该存储块包括能存储需要不同特性的存储区域的多种数据的存储单元;和存储控制器,具有把上述各个存储块作为擦除单位来管理上述存储部、把上述存储部的逻辑地址变换成特定上述存储块的物理地址的功能,在进行上述存储块的重写时,执行对该存储块和预先所登记的空闲块进行置换的处理;该存储控制器,以使得向上述存储部的各个存储块和空闲块内存储在重写后也与重写前为同一种类的数据的方式,对存储在上述存储部内的数据的种类进行管理。
-
公开(公告)号:CN102231136A
公开(公告)日:2011-11-02
申请号:CN201110194055.7
申请日:2011-07-12
Applicant: 晨星软件研发(深圳)有限公司 , 晨星半导体股份有限公司
IPC: G06F12/02
CPC classification number: G06F12/0246 , G06F12/10 , G06F2212/1036 , G06F2212/7202
Abstract: 本发明公开了一种闪存存储设备及其数据存储方法和装置,所述闪存存储设备包括至少两个存储单元,所述方法包括:查找并得到第一标识,所述第一标识对应于第一数据所在的存储单元,所述第一数据为最新保存的数据;根据所述第一标识找到保存第一数据的存储单元;将第二数据存储至另一存储单元;将所述第一标识对应于第二数据所在的所述另一存储单元。本发明中,将第一标识与存储数据的存储单元建立对应关系,在第一标识对应的存储单元之外的存储单元进行第二数据的存储,再将存储第二数据的存储单元与第一标识建立对应关系,有效地利用多个存储单元进行数据的存储,延长了闪存存储设备的使用寿命。
-
公开(公告)号:CN1926616B
公开(公告)日:2011-09-14
申请号:CN200480042505.9
申请日:2004-01-19
Applicant: 特科2000国际有限公司
CPC classification number: G06F21/32 , G06F12/0246 , G06F2212/1036 , G06F2212/7211
Abstract: 一种便携式数据存储设备包括USB控制器(2)、主控制单元(7)和NAND闪速存储器(9)设备。主控制单元(7)接收待写入逻辑地址的数据以及用于从逻辑地址中读取数据的指令。它使用存储器地址映射表来把存储器设备(9)中的逻辑地址与物理地址相关联,并且向对应于逻辑地址的物理地址写数据或从中读取数据。所述映射不时被改变,以便使不同的物理地址区域在不同的时间与逻辑地址相关联。这样做增加了设备的速度,并且还意味着不会因物理地址永久地与相对经常写入数据的逻辑地址相关联,而使物理地址很快被损坏。
-
公开(公告)号:CN101681315A
公开(公告)日:2010-03-24
申请号:CN200980000135.5
申请日:2009-02-10
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F12/0804 , G06F12/0866 , G06F2212/1036 , G06F2212/1044 , G06F2212/7201 , G06F2212/7202 , G06F2212/7203 , G06F2212/7211
Abstract: 根据本发明实施例的存储器系统包括:数据管理单元120,其被划分为DRAM层管理单元120a、逻辑NAND层管理单元120b以及物理NAND层管理单元120c,以使用各个管理单元独立地执行对DRAM层,逻辑NAND层以及物理NAND层的管理,从而执行有效的块管理。
-
公开(公告)号:CN100555244C
公开(公告)日:2009-10-28
申请号:CN200610168702.6
申请日:2006-12-19
Applicant: 株式会社日立制作所
CPC classification number: G06F12/0246 , G06F3/0601 , G06F2003/0694 , G06F2212/1036 , G06F2212/7208 , G06F2212/7211
Abstract: 一种使用闪存存储器的存储系统,包括存储控制器和作为存储介质的多个闪存存储器模块。每个闪存存储器模块包括至少一个闪存存储器芯片,以及用于对属于该闪存存储器芯片的存储块的擦除次数进行平均的存储器控制器。存储控制器把多个闪存存储器模块组合成第一逻辑组,把用于访问属于第一逻辑组的闪存存储器模块的第一地址转变成用于在存储控制器中指示第一地址的第二地址,并且把多个第一逻辑组组合成第二逻辑组。
-
公开(公告)号:CN100552646C
公开(公告)日:2009-10-21
申请号:CN200610169966.3
申请日:2006-12-25
Applicant: 三星电子株式会社
CPC classification number: G06F12/0866 , G06F12/0246 , G06F2212/1036 , G06F2212/222 , G06F2212/282 , G06F2212/7211
Abstract: 提供了一种使用非易失性存储器作为高速缓存的存储设备及其运行方法,其中,使用非易失性存储器作为高速缓存以即使断电也能保存数据。使用非易失性存储器作为高速缓存的存储设备包括:主存储介质;非易失性存储器,用作主存储介质的高速缓存,所述非易失性存储器包括根据数据是否被固定而划分的固定区域和非固定区域;和块管理单元,管理非易失性存储器中分配的块。
-
公开(公告)号:CN100538662C
公开(公告)日:2009-09-09
申请号:CN200710127453.0
申请日:2007-07-05
Applicant: 炬力集成电路设计有限公司
IPC: G06F12/02
CPC classification number: G11C16/349 , G06F12/0246 , G06F2212/1036 , G06F2212/7211 , G11C16/3495
Abstract: 本发明涉及了一种基于局部采样原理的存储器的磨损平衡实现方法,具体来讲是闪存的磨损平衡方法。本发明包括:建立闪存的生命周期模型;将整个生命周期按具体的使用规律分成一定个数的生命采样阶段;在某个采样阶段的终点,采集该采样阶段内的历史数据并进行分析,将任务最繁重的存储单元调配到最安静的区域,将最安静的区域对应的存储单元调配到任务最繁重的存储单元原先所在的区域。本发明可以达到磨损平衡,提高存储器的使用寿命,适用于所有易受损的存储器。
-
公开(公告)号:CN100507875C
公开(公告)日:2009-07-01
申请号:CN200610092295.5
申请日:2006-06-16
Applicant: 凌阳科技股份有限公司
IPC: G06F12/02
CPC classification number: G06F12/0246 , G06F2212/1036 , G06F2212/7211 , G11C16/349 , G11C16/3495 , G11C29/76
Abstract: 本发明提供一平均抹除的装置,其将抹除均匀分布在整个包含多个存储区块的非易失性存储器。该装置包含一存储单元以存储闪存的可能冷区块、和一控制单元用以更新存储单元及在一门槛条件下释放可能冷区块。当该可能冷区块对应到非易失性存储器中写入命令的写入地址时,该控制单元会选择一新存储区块来取代在存储单元中的可能冷区块。当该非易失性存储器已被写入次数超过预设的写入计数门槛时,保持在存储单元的可能冷区块被识别为冷区块。该鲜少抹除的存储区块可以被识别并释放以将抹除均匀分布在整个非易失性存储器。
-
-
-
-
-
-
-
-
-