公开(公告)号：JPWO2017134943A1

公开(公告)日：2018-09-20

申请号：JP2016087421

申请日：2016-12-15

Applicant: ソニー株式会社

Inventor： 示沢 寿之

IPC: H04L27/26 ,  H04W72/04

CPC classification number: H04L5/0044 ,  H04L5/1469 ,  H04W72/042 ,  H04W72/044

Abstract: 【課題】基地局装置と端末装置が通信する通信システムにおいて、効率的に通信を行なうことができる端末装置を提供する。 【解決手段】基地局装置と通信する端末装置であって、基地局装置からの上位層のシグナリングによりSTTIチャネル設定を設定する上位層処理部と、STTIチャネル設定が設定されない場合、第1のPDSCHを受信し、STTIチャネル設定が設定される場合、第2のPDSCHを受信する受信部と、を備える。第1のPDCCHは、1つ以上のリソースブロックにマッピングされ、第2のPDCCHは、リソースブロックに対応するシンボル数よりも少ないシンボル数で定義される1つ以上のサブリソースブロックにマッピングされる。 【選択図】図13

公开(公告)号：JP2018085606A

公开(公告)日：2018-05-31

申请号：JP2016227052

申请日：2016-11-22

Applicant: ソニー株式会社

Inventor： 高野 裕昭 ,  内山 博允 ,  草島 直紀 ,  示沢 寿之 ,  松田 大輝

IPC: H04W92/14

CPC classification number: H04W84/047 ,  H04B7/2606 ,  H04W12/04 ,  H04W16/26 ,  H04W84/18 ,  H04W92/14

Abstract: 【課題】無線通信路を含むバックホールをフレキシブルに構築することが可能な仕組みを提供する。 【解決手段】制御プレーンに関する第1の制御エンティティとの第1の論理インタフェース及びユーザプレーンに関する第2の制御エンティティとの第2の論理インタフェースを含むバックホールに接続する処理部、を備え、前記第1の論理インタフェースが形成される通信経路と前記第2の論理インタフェースが形成される通信経路とは、第1の基地局と第2の基地局との間で形成される無線通信路を共に含む、基地局。 【選択図】図1