-
公开(公告)号：CN1316374C
公开(公告)日：2007-05-16
申请号：CN02829202.2
申请日：2002-06-24
Applicant: 三星电子株式会社
Inventor： 崔桢焕
CPC classification number: G06F13/409 , G06F13/4243 , G11C5/04 , G11C5/063 , H05K1/0274 , H05K1/14 , H05K2201/044
Abstract: 提供了具有用于传送高速数据的路径和用于传送低速数据的路径的存储模块、以及具有该存储模块的存储系统。该存储模块包括多个半导体存储器件、第一连接器、以及第二连接器。多个半导体存储器件被安装在存储模块上。第一连接器被安装在存储模块上的预定位置，并接收低速数据。第二连接器被安装在与第一连接器的位置不同的位置，连接在传输线路和光纤之间，并传送高速数据。低速数据包括电源电压和地电压。
-
公开(公告)号：CN119071114A
公开(公告)日：2024-12-03
申请号：CN202410574716.6
申请日：2024-05-10
Applicant: 三星电子株式会社 , 首尔大学校产学协力团
Abstract: 提供了一种用于接收数据信号的接收器、通信系统及其操作方法。所述用于接收数据信号的接收器包括：模数转换器，被配置为：将数据信号转换为数字数据；先进先出缓冲器，被配置为：通过参考逗号索引来确定数字数据的帧边界，以根据确定的帧边界以数据帧为单位输出数字数据；判决反馈均衡器，被配置为：通过判决反馈均衡操作来处理从先进先出缓冲器输出的数据帧，其中，在数据帧的判决反馈均衡操作中使用的反馈数据使用预定的固定模式；以及逗号检测器，被配置为：通过将数据帧的确定值与预定的固定模式进行比较来生成逗号索引。数据帧可包括存储消息的先前数据字段和与固定模式具有相同位值的后续逗号字段。
-
公开(公告)号：CN109950227B
公开(公告)日：2024-06-18
申请号：CN201811250307.1
申请日：2018-10-25
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体封装件。该半导体封装件包括：第一层，包括第一半导体芯片和第一通孔；第一再分布层，设置在第一层的表面上，并且包括第一‑第一布线和第二‑第一布线；以及第二层，包括第二半导体芯片，并且堆叠在第一层上。第一半导体芯片包括第一‑第一缓冲器，第一‑第一缓冲器电连接在第一‑第一布线与第二‑第一布线之间。
-
公开(公告)号：CN118174712A
公开(公告)日：2024-06-11
申请号：CN202311655808.9
申请日：2023-12-04
Applicant: 三星电子株式会社
IPC: H03K19/00 , G11C5/14 , H03K19/003
Abstract: 提供了电源门控电路及包括电源门控电路的半导体芯片。所述电源门控电路包括：电源门控晶体管；栅极偏压生成电路，被配置为向所述电源门控晶体管的栅极提供栅极偏压控制信号；以及本体偏压生成电路，被配置为向所述电源门控晶体管的本体提供本体偏压控制信号，其中，当所述电源门控晶体管导通时，所述栅极偏压生成电路提供具有正电压电平的所述栅极偏压控制信号，并且所述本体偏压生成电路提供具有正电压电平的所述本体偏压控制信号，以及当所述电源门控晶体管关断时，所述栅极偏压生成电路提供具有接地电压电平或负电压电平的所述栅极偏压控制信号，并且所述本体偏压生成电路提供具有所述接地电压电平或所述负电压电平的所述本体偏压控制信号。
-
公开(公告)号：CN118100941A
公开(公告)日：2024-05-28
申请号：CN202310856704.8
申请日：2023-07-12
Applicant: 三星电子株式会社 , 高丽大学校产学协力团
Abstract: 公开了模数转换器和模数转换方法。在模数转换中，多个级，按序列配置为以逐次逼近顺序地确定多个位，所述多个级中的每个被配置为响应于多个时钟中的相应时钟而操作，并且根据多个正脉冲中的相应正脉冲和多个负脉冲中的相应负脉冲来确定所述多个位中的相应位；以及多个时钟生成电路，分别对应于所述多个级中的多个第一级，所述多个时钟生成电路中的每个被配置为基于所述多个级中的前一级的操作而生成所述多个第一级中的相应级的相应时钟，前一级在序列中在相应级之前。
-
Patent Agency Ranking
公开(公告)号：CN109920456B
公开(公告)日：2024-05-28
申请号：CN201811250027.0
申请日：2018-10-25
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 公开了存储器模块、存储器系统和操作存储器模块的方法。一种存储器模块包括与同一模块板相关联的多个半导体存储器装置。所述多个半导体存储器装置被配置为同时执行训练操作，所述多个半导体存储器装置包括：接收接口电路，被配置为：基于来自存储器控制器的训练模式，执行训练操作来搜索均衡器的所选择的系数；响应于来自存储器控制器的训练命令，在训练状态下将训练信息信号发送到存储器控制器，训练信息信号包括所选择的均衡系数。
-
公开(公告)号：CN118057749A
公开(公告)日：2024-05-21
申请号：CN202310814837.9
申请日：2023-07-04
Applicant: 三星电子株式会社
Abstract: 一种发送器包括数据生成器、串行器、传输驱动器和反馈电路。数据生成器通过基于经调节的时钟信号调节输入数据信号和测试数据中的每一个的延迟量来生成重定时数据信号和重定时测试数据。串行器通过基于多相时钟信号对重定时数据信号进行串行化来生成串行数据信号。传输驱动器基于串行数据信号来生成输出数据信号，并且通过信道来发送输出数据信号。反馈电路通过与重定时数据信号的路径不同的单独路径来检测重定时测试数据的建立裕度和保持裕度，并且通过基于重定时测试数据的检测到的建立裕度和保持裕度调节多相时钟信号的延迟量，生成经调节的时钟信号。
-
公开(公告)号：CN118053465A
公开(公告)日：2024-05-17
申请号：CN202311516526.0
申请日：2023-11-14
Applicant: 三星电子株式会社
IPC: G11C7/22
Abstract: 一种半导体设备，具有被配置为提供数据选通信号的存储器控制器、以及被配置为接收从存储器控制器提供的数据信号或将数据信号输出到存储器控制器的存储器设备，其中，该存储器设备包括包含多个DQ驱动电路的存储器接口，该存储器接口被配置为基于数据选通信号生成多个相位时钟信号，基于存储器设备的操作频率确定提供给多个DQ驱动电路的相位时钟信号的数量，以及将所确定的数量的相位时钟信号提供给多个DQ驱动电路。
-
公开(公告)号：CN117667499A
公开(公告)日：2024-03-08
申请号：CN202310771337.1
申请日：2023-06-27
Applicant: 三星电子株式会社 , 首尔大学校产学协力团
IPC: G06F11/10
Abstract: 本公开涉及差错校正码解码器、存储器件和存储系统。一种差错校正码(ECC)解码器，包括校正子生成器和突发差错校正器。所述校正子生成器使用输入数据和基于常循环码的奇偶校验矩阵来生成全局校正子数据和局部校正子数据。所述突发差错校正器使用所述全局校正子数据和所述局部校正子数据来校正包括在所述输入数据中的能够校正的差错。所述输入数据包括沿着第一方向和第二方向布置的多个数据位。所述ECC解码器同时校正单一突发差错和多位差错。所述单一突发差错发生在所述输入数据中沿所述第一方向布置的两个或更多个符号上，并且每个符号包括两个或更多个数据位。所述多位差错随机地发生在所述输入数据中的两个或更多个数据位上。
-
公开(公告)号：CN117542394A
公开(公告)日：2024-02-09
申请号：CN202310632384.8
申请日：2023-05-31
Applicant: 三星电子株式会社
Abstract: 提供非易失性存储器装置和设置其兼容性的方法。所述非易失性存储器装置可包括：可变采样器，被配置为响应于控制信号，在放大器模式或采样器模式下对数据信号进行处理；选择电路，被配置为响应于控制信号，经由延迟单元将从可变采样器输出的数据信号发送到触发器，或者经由将延迟单元旁路的路径将从可变采样器输出的数据信号发送到触发器；转换器，被配置为对数据选通信号进行放大；时钟分配网络，被配置为响应于控制信号，将由转换器放大的数据选通信号发送到可变采样器，或者将放大后的数据选通信号延迟预定时间并且将放大后的数据选通信号发送到触发器；以及路径控制器，被配置为根据输入/输出模式生成控制信号。
-
-
-
-
-
-
-
-
-
Search Results
110
records
(took 0.038 seconds)
