一种矩阵求逆运算方法
    61.
    发明公开

    公开(公告)号:CN105426345A

    公开(公告)日:2016-03-23

    申请号:CN201510994192.7

    申请日:2015-12-25

    Applicant: 南京大学

    CPC classification number: G06F17/16

    Abstract: 本发明涉及一种矩阵求逆运算方法,包括如下步骤:1)首先进行列选主元LU分解:根据公式PA=LU,将源矩阵A分解为单位下三角矩阵L、上三角矩阵U和置换矩阵P;2)接着进行三角矩阵求逆:对L矩阵求逆得到其逆矩阵L-1,将U矩阵的转置矩阵求逆后再转置得到U-1;3)最后进行矩阵相乘:将矩阵U-1和矩阵 L-1相乘,并根据置换矩阵P将矩阵乘法结果进行列变换得到源矩阵A-1。有益效果为:通过使用列选主元LU分解算法,有效地降低矩阵求逆算法的时间复杂度,增加矩阵求逆运算的可并行性,减少矩阵求逆运算的时间,并且支持任意阶数的矩阵求逆运算,可以根据运算点数需求增加或减少硬件资源,更好地满足实际应用的需求。

    用于异步控制系统的LED显示屏控制卡

    公开(公告)号:CN105118441A

    公开(公告)日:2015-12-02

    申请号:CN201510662747.8

    申请日:2015-10-14

    Applicant: 南京大学

    Abstract: 本发明涉及用于异步控制系统的LED显示屏控制卡,包括微处理器模块、显示模块以及外围接口电路,所述微处理器模块包括嵌入式处理器核、DDR3存储器以及eMMC存储器,所述显示模块包括处理芯片、Flash存储器、显示驱动芯片以及LPDDR存储器芯片,所述嵌入式处理器核与其他外围接口电路连接,所述嵌入式处理器核分别与DDR3存储器、eMMC存储器、处理芯片以及外围接口电路通信连接,处理芯片分别与Flash存储器、LPDDR存储器、显示驱动芯片以及外围接口电路通信连接。有益效果为:可搭载异步控制系统,不需要上位机的参与就可以独立完成多媒体显示,节约了成本。

    一种基于GIS技术的土地利用碳排放减量化控制优化方法

    公开(公告)号:CN102509172B

    公开(公告)日:2015-07-08

    申请号:CN201110327582.0

    申请日:2011-10-25

    Applicant: 南京大学

    CPC classification number: Y02P90/84

    Abstract: 本发明公开了一种基于GIS技术的土地利用碳排放减量化控制优化方法,具体是将土地利用变化分析方法、碳排放数据的空间映射方法、土地利用变化的碳排放影响矩阵获取方法和碳减排导向的土地利用空间优化布局方法整合,实现GIS空间分析算法、土地利用变化的碳排放和土地利用空间优化布局规划方法的集成。本发明由国土资源部公益性行业专项(200811033)、公益性行业(农业)科研专项经费项目(200903001-1-4)、国家社会科学基金重大项目(10ZD&M030)、江苏省高校哲学社会科学研究重大项目(2010ZDAXM008)等项目资助完成。

    一种快速傅里叶变化的基2-4-8混合基蝶算器及其应用

    公开(公告)号:CN104657334A

    公开(公告)日:2015-05-27

    申请号:CN201410834299.0

    申请日:2014-12-29

    Applicant: 南京大学

    Abstract: 本发明涉及一种快速傅里叶变化的基2-4-8混合基蝶算器,包括基2单元、基4单元以及基8单元,所述基8单元包括主要由第一复数加法器、实数运算单元连接组成的前置运算单元与基4单元,所述前置运算单元通过第一寄存器与所述基4单元连接,所述基8单元、基4单元以及基2单元并接形成流水线架构。益效果为:相对于完整的基8蝶形运算器资源开销小使用更加灵活,同时有良好的并行性来满足高吞吐率系统的需求;基2-4-8混合基的结构使蝶算器可以像基2算法一样可以支持2的整数次幂点的序列长度。

    基于NCS算法的成像方法以及混合精度浮点协处理器

    公开(公告)号:CN103677741A

    公开(公告)日:2014-03-26

    申请号:CN201310742912.1

    申请日:2013-12-30

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于NCS算法的成像方法以及混合精度浮点协处理器,所述方法包括按步累加运算:构造若干个单精度加法器,通过按步累加运算以每步内对应的地址取数进行累加,按步累加运算的步长为任意值,多个加法器可以并行运行以提高运算速度;涉及到正余弦运算的,通过引入无理数的较小量对π进行双精度补偿修正,以降低计算值与真实值的误差。所述协处理器包括流水线控制模块、寄存器模块以及运算控制模块。有益效果为:1)采用双精度运算模块提高成像精度;2)删减不必要的运算模块以节约成本;3)硬件实现了按步累加和复数求模,大幅提升运算速度;4)对于按步累加和复数求模,仅需调用相应指令,显著降低了软件编程难度。

    基于四片FPGA的验证片上网络多核处理器的开发板

    公开(公告)号:CN102495568B

    公开(公告)日:2013-08-07

    申请号:CN201110397889.8

    申请日:2011-12-05

    Applicant: 南京大学

    Abstract: 基于四片FPGA的验证片上网络多核处理器的开发板,四片FPGA芯片之间连接构成全互联结构,每一片FPGA芯片都设有GTX传输通道和GPIO传输通道分别与其它三片FPGA芯片连接,每片FPGA芯片分别设有电源管理模块、板级时钟驱动模块及存储系统;第二FPGA芯片与第四FPGA芯片上分别设有开发板的数据输入和数据输出接口,所述数据输入和数据输出接口为全双工差分的2.5Gbps光口。本发明仿存带宽达到759.2Gbps,这是目前其它多FPGA开发板的电路设计远不能达到的,片间互连吞吐率大于30Gbps,为FPGA硬件设计人员提供足够多硬件资源,以便验证和实现基于NoC的超大规模多核处理器的原型芯片设计。

Patent Agency Ranking