-
-
-
公开(公告)号：KR1020030069515A
公开(公告)日：2003-08-27
申请号：KR1020020009325
申请日：2002-02-21
Applicant: 삼성전자주식회사
IPC: H03M1/54
CPC classification number: H03M1/1245 , G11C27/02 , H03M2201/932
Abstract: PURPOSE: A sample-and-hold amplifier using a bootstrapping method and a CMOS A/D converter including the same are provided to maintain the resolution of 8bits for input signals of 500MHz by applying the bootstrapping method to the sample-and-hold amplifier. CONSTITUTION: An A/D converter includes a sample-and-hold amplifier(11), the first A/D converter(13), an MDAC(Multiplying Digital-to-Analog Converter)(12), the second A/D converter(14), and a digital correction logic circuit(15). The sample-and-hold amplifier is used for sampling an analog input signal. The first A/D converter is used for converting the sampled signal to the first digital output code of plural bits. The MDAC is used for storing the sampled signal and amplifying a difference between the stored signal and an analog signal corresponding to the first digital output code. The second A/D converter is used for converting an output signal of the MDAC to the second output code of plural bits. The digital correction logic circuit is used for receiving the first and the second output codes, reiterating one bit of the second digital output code on one bit of the first digital output code, and outputting a final digital output code, namely the remaining bits except for the reiterated bit.
Abstract translation: 目的：提供使用自举方法的采样保持放大器和包含其的CMOS A / D转换器，以通过将自举方法应用于采样保持放大器来维持输入信号为500MHz的8位分辨率。 构成：A / D转换器包括采样保持放大器（11），第一A / D转换器（13），MDAC（乘法数模转换器）（12），第二A / D转换器 （14）和数字校正逻辑电路（15）。 采样保持放大器用于对模拟输入信号进行采样。 第一A / D转换器用于将采样信号转换成多位的第一数字输出码。 MDAC用于存储采样信号并放大存储的信号与对应于第一数字输出码的模拟信号之间的差异。 第二A / D转换器用于将MDAC的输出信号转换成多位的第二输出码。 数字校正逻辑电路用于接收第一和第二输出代码，在第一数字输出代码的一位上重复第二数字输出代码的一位，并输出最终数字输出代码，即除了 重申了一下。
-
公开(公告)号：KR1020010108682A
公开(公告)日：2001-12-08
申请号：KR1020000029355
申请日：2000-05-30
Applicant: 삼성전자주식회사
Inventor： 문경호
IPC: H03F1/32
Abstract: 여기에 개시된 전치 증폭기는 평균화를 위한 저항들을 증폭기 스테이지의 출력단에 직접 연결하지 않고, 출력 전압을 결정하는 로드 트랜지스터들의 게이트에 연결함으로써 상기 저항들의 영향이 직접적으로 전치 증폭기의 출력에 끼치지 않도록 하였다. 이와 같은 구성을 가지는 전치 증폭기는 증폭기 스테이지들간의 오프셋을 줄일 뿐만 아니라, 평균화를 위한 레지스터들의 저항 값을 충분히 크게 할 수 있어서 미스매칭을 줄일 수 있다.
-
公开(公告)号：KR1020000028306A
公开(公告)日：2000-05-25
申请号：KR1019980046486
申请日：1998-10-30
Applicant: 삼성전자주식회사
Inventor： 문경호
IPC: H03F3/45
Abstract: PURPOSE: An operational amplifier circuit and an analog-digital convertor having the operational amplifier circuit is to reduce the noise and crosstalk phenomena due to a bias supply line. CONSTITUTION: An operational amplifier circuit comprises a first and a second differential inputs(110,120), a cas code current source(150) and a cas code current mirror(140). The first differential input comprises first differential input pairs to receive differential input signals and first differential output pairs including a first and a second differential outputs. The as code current source comprises second differential input pairs connected to the first differential output pairs, a first as code current source connected to the first output of the operational amplifier circuit and a second as code current source connected to the second output of the operational amplifier circuit. The as code current mirror comprises a first mirror current source connected to the first output of the operational amplifier circuit, a second mirror current source connected to the second output of the operational amplifier circuit and second differential output pairs including a third and a fourth differential outputs. The first differential input, the as code current source and the as code current mirror are self-biased in the requested operational state.
Abstract translation: 目的：具有运算放大器电路的运算放大器电路和模拟数字转换器是为了减少由于偏置电源线引起的噪声和串扰现象。 构成：运算放大器电路包括第一和第二差分输入（110,120），卡斯尔代码电流源（150）和卡斯尔代码电流镜（140）。 第一差分输入包括用于接收差分输入信号的第一差分输入对和包括第一和第二差分输出的第一差分输出对。 代码电流源包括连接到第一差分输出对的第二差分输入对，连接到运算放大器电路的第一输出的第一代码电流源和连接到运算放大器的第二输出的第二代码电流源 电路。 代码电流镜包括连接到运算放大器电路的第一输出的第一反射镜电流源，连接到运算放大器电路的第二输出的第二反射镜电流源和包括第三和第四差分输出的第二差分输出对 。 第一个差分输入，代码电流源和代码电流镜在所请求的操作状态下自偏置。
-
Patent Agency Ranking
公开(公告)号：KR100190531B1
公开(公告)日：1999-06-01
申请号：KR1019960051677
申请日：1996-11-02
Applicant: 삼성전자주식회사
Inventor： 문경호
IPC: H03M1/00
Abstract: 본 발명은 아날로그 디지탈 변환장치에 관한 것으로서, 더 구체적으로는 아날로그 신호와 디지탈 신호에 대응되는 아날로그 신호의 전압차를 증폭하여 출력함에 있어 커패시터 어레이내의 부정합(mismatching)에 따른 미분직선성 오차를 줄일 수 있는 아날로그-디지탈 변환장치의 다중 디지탈-아날로그 변환회로에 관한 것으로서, 차동 입력신호에 응답하여 이를 샘플링하고 홀드한 후 상기 샘플링된 아날로그전압을 출력하는 샘플링앤드홀드회로와, 상기 샘플링된 아날로그전압에 응답하여 디지탈 코드 신호를 출력하는 아날로그-디지탈 변환회로를 구비한 아날로그-디지탈 변환장치의 다중 디지탈-아날로그 변환회로에 있어서, 클럭신호가 인가되는 클럭단자와; 상기 아날로그-디자탈 변환회로로부터 출력된 상기 디지탈 코드 신호가 인가되는 디지탈입력단자와; 상기 샘플앤홀드회로로부터 출력된 상기 샘플링된 아날로그전압이 인가되는 아날로그입력단자와; 소정레벨의 기준전압이 인가되는 제 1 전원단자와; 접지전압이 인가되는 제 2 전원단자와; 상기 제 2 전원단자에 연결된 비반전단자, 반전단자 그리고 출력단자를 갖는 증폭기와; 상기 증폭기의 상기 반전단자와 상기 출력단자 사이에 연결되어 있되 상기 클럭신호에 응답하여 스위칭되는 스위칭소자와; 상기 클럭신호에 응답하여 스위칭되는 복수개의 스위칭소자들로 이루어지며, 상기 샘플링된 아날로그전압을 소정블록으로 전달하고 소정시간 경과후 상기 소정블록을 소정 스위칭수단으로 연결하는 제 1 스위칭수단과; 더미 커패시터와 복수개의 단위 커패시터가 병렬 연결되어 이루어지며, 상기 제 1 스위칭수단을 통해 전달된 상기 샘플링된 아날로그전압을 샘플링하고 상기 스위칭소자를 통해 상기 증폭기의 출력단자와 연결되어 상기 증폭기의 오프셋전압을 제거하되 상기 더미 커패시터는 상기 제 1 스위칭수단이 상기 소정 스위칭수단으로 스위칭될 때 상기 증폭기의 출력단자로 연결되는 커패시터 어레이와; 상기 디지탈 코드 신호에 응답하여 스위칭되는 복수개의 스위칭소자들로 이루어지며, 상기 디지탈 코드 신호에 따라 상기 제 1 스위칭수단의 각 스위칭소자를 상기 제 1 전원단자 및 상기 제 2 전원단자 중 어느 하나로 연결하는 제 2 스위칭수단으로 이루어졌다.
-
公开(公告)号：KR100172375B1
公开(公告)日：1999-03-30
申请号：KR1019950033099
申请日：1995-09-29
Applicant: 삼성전자주식회사
Inventor： 문경호
IPC: G11C11/407
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야;
바이 씨 모오스를 이용하여 큰 출력 임피던스와 낮은 포호 전압을 구현하기 위한 반도체 장치의 전류 싱크 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제;
큰 출력 임피던스를 가지기 위한 반도체 장치의 전류 싱크 회로를 제공함에 있다.
3. 발명의 해결방법의 요지;
소오스가 전원전압에 연결되고 게이트는 입력신호가 수신되는 제1트랜지스터와, 소오스가 전원전압에 연결되고 게이트와 드레인이 쇼트된 제2트랜지스터와, 소오스는 전원전압에 연결되고 게이트는 상기 제2트랜지스터 게이트와 공통 연결되는 제3트랜지스터와, 소오스는 전원전압과 연결되고 게이트는 상기 제 2, 3트랜지스터의 게이트와 공통 연결되는 제 4트랜지스터와, 게이트는 상기 제4트랜지스터의 드레인과 연결되는 출력 트랜지스터와, 소오스는 상기 제4트랜지스터의 드레인과 상기 출력 트랜지스터의 게이트와 공통 연결되는 제 5트랜지스터와, 소오스는 상기 제2 트랜지스터의 드레인과 연결되고 게이트는 상기 출력 트랜지스터의 드레인과 연결되는 제 6트랜지스터로 이루어진 종속회로부와, 상기 종속회로부의 일단과 연결되고 상기 출력 트랜지스터의 포화전압을 감소시키기 위한 싱크 트랜지스터를 포함하는 싱크수단을 가지는 것을 요지로 한다.
4. 발명의 중요한 용도;
반도체 장치의 전류 싱크 회로에 적합하다.-
公开(公告)号：KR1019980033868A
公开(公告)日：1998-08-05
申请号：KR1019960051677
申请日：1996-11-02
Applicant: 삼성전자주식회사
Inventor： 문경호
IPC: H03M1/00
Abstract: 본 발명은 아날로그 디지탈 변환장치에 관한 것으로서, 더 구체적으로는 아날로그 신호와 디지탈 신호에 대응되는 아날로그 신호의 전압차를 증폭하여 출력함에 있어 커패시터 어레이내의 부정합(mismatching)에 따른 미분직선성 오차를 줄일 수 있는 아날로그-디지탈 변환장치의 다중 디지탈-아날로그 변환회로에 관한 것으로서, 차동 입력신호에 응답하여 이를 샘플링하고 홀드한 후 상기 샘플링된 아날로그전압을 출력하는 샘플링앤드홀드회로와, 상기 샘플링된 아날로그전압에 응답하여 디지탈 코드 신호를 출력하는 아날로그-디지탈 변환회로를 구비한 아날로그-디지탈 변환장치의 다중 디지탈-아날로그 변환회로에 있어서, 클럭신호가 인가되는 클럭단자와; 상기 아날로그-디자탈 변환회로로부터 출력된 상기 디지탈 코드 신호가 인가되는 디지탈입력단자와; 상기 샘플앤홀드회로로부터 출력된 상기 샘플링된 아날로그전압이 인가되는 아날로그입력단자와; 소정레벨의 기준전압이 인가되는 제 1 전원단자와; 접지전압이 인가되는 제 2 전원단자와; 상기 제 2 전원단자에 연결된 비반전단자, 반전단자 그리고 출력단자를 갖는 증폭기와; 상기 증폭기의 상기 반전단자와 상기 출력단자 사이에 연결되어 있되 상기 클럭신호에 응답하여 스위칭되는 스위칭소자와; 상기 클럭신호에 응답하여 스위칭되는 복수개의 스위칭소자들로 이루어지며, 상기 샘플링된 아날로그전압을 소정블록으로 전달하고 소정시간 경과후 상기 소정블록을 소정 스위칭수단으로 연결하는 제 1 스위칭수단과; 더미 커패시터와 복수개의 단위 커패시터가 병렬 연결되어 이루어지며, 상기 제 1 스위칭수단을 통해 전달된 상기 샘플링된 아날로그전압을 샘플링하고 상기 스위칭소자를 통해 상기 증폭기의 출력단자와 연결되어 상기 증폭기의 오프셋전압을 제거하되 상기 더미 커패시터는 상기 제 1 스위칭수단이 상기 소정 스위칭수단으로 스위칭될 때 상기 증폭기의 출력단자로 연결되는 커패시터 어레이와; 상기 디지탈 코드 신호에 응답하여 스위칭되는 복수개의 스위칭소자들로 이루어지며, 상기 디지탈 코드 신호에 따라 상기 제 1 스위칭수단의 각 스위칭소자를 상기 제 1 전원단자 및 상기 제 2 전원단자 중 어느 하나로 연결하는 제 2 스위칭수단으로 이루어졌다.
-
公开(公告)号：KR100138285B1
公开(公告)日：1998-05-15
申请号：KR1019950000952
申请日：1995-01-20
Applicant: 삼성전자주식회사
Inventor： 문경호
IPC: H04N17/04
CPC classification number: H04N17/04
Abstract: 본 발명은 버스제어방식을 채용한 텔레비젼과 그 제어방법에 관한 것으로, CRT 또는 튜너교환 후, 메모리고장수리후 텔레비젼상태를 서비스맨이 리모트콘트롤러를 이용하여 간단하게 점검할 수 있는 서비스모드, 버스조정설비가 없는 공장에서도 버스제어방식을 채용한 텔레비젼의 각 기능에 대한 조정값을 조정하고 점검하는 팩토리모드, 생산공정중 CRT와 샤시 결합시 CRT예열상태를 균일하게 하는 에이징모드, 생산라인에서 작업자가 아날로그 기능제어를 고속으로 처리하는 3배속 모드를 수행한다.
-
-
-
-
-
-
-
-
-
Search Results
81
records
(took 0.024 seconds)
