公开(公告)号：KR1019970056994A

公开(公告)日：1997-07-31

申请号：KR1019950059339

申请日：1995-12-27

Applicant: 삼성전자주식회사

Inventor： 신영민 ,  이영준

IPC: H04N5/376

Abstract: 본 발명은 CCD 구동회로에 구성되는 CCD 수직 드라이버에 관한 것으로, CCD수직 드라이버에 추가적인 핀 구성이 없이 DC-DC 컨버터회로가 내장되게 하므로, CCD 구동회로가 보다 간편하게 되고, 이에 따라 CCD 구동회로의 PCB 면적도 작아지게 되고, CCD 수직 드라이버의 핀 구성에 변화가 없으므로 기존의 CCD 구동회로에 바로 적용할 수 있다.

公开(公告)号：KR100113406B1

公开(公告)日：1997-03-24

申请号：KR1019930013152

申请日：1993-07-13

Applicant: 삼성전자주식회사

Inventor： 신영민

IPC: H03B5/30

公开(公告)号：KR1019960013003A

公开(公告)日：1996-04-20

申请号：KR1019940025095

申请日：1994-09-30

Applicant: 삼성전자주식회사

Inventor： 신영민

IPC: H04N5/66

Abstract: 본 발명은 듀얼방송방식 겸용 액정 디스플레이장치에 관한 것으로서, 특히 클럭신호를 계수하는 수평카운터; 수평카운터의 계수치를 디코딩하여 수평제어신호를 발생하고 방송방식 제어신호에 응답하여 제2방송방식 선택시에는 수평제어신호를 소정 주기마다 리세트시키는 수평디코더; 클럭신호에 동기하여 수직동기신호를 분리하는 동기신호분리기; 분리된 수직동기신호에 응답하여 수평디코더에서 공급되는 클럭신호를 계수하는 수직카운터; 수직카운터의 계수치를 디코딩하여 수직제어신호를 발생하고 방송방식 제어신호에 응답하여 제2방송방식 선택시에는 수직제어신호를 소정 주기마다 리세트시키는 수직디코더; 방송방식 선택신호 및 스킵선택신호에 응답하여 제1방송방식이 선택된 경우에는 수평 및 수직디코더가 노말동작되도록 제어하고, 제2방송방식이 선택된 경우에는 수평 및 수직디코더에서 출력되는 수평 및 수직제어신호가 소정 주기마다 리세트되고 또한 매 화면마다 리세트되는 시기가 스크롤되도록 수평 및 수직디코더를 제어하는 방송방식 제어신호를 발생하는 제어수단을 구비한다.
따라서 본 발명은 제2방송방식을 제1방송방식의 주사선수에 맞도록 디스플레이 하면서도 전 화면이 표시되므로 화질이 개선되고 다양한 스킵모드를 사용자가 임의 선택할 수 있다.

公开(公告)号：KR100091642B1

公开(公告)日：1995-11-14

申请号：KR1019920012173

申请日：1992-07-08

Applicant: 삼성전자주식회사

Inventor： 신영민

IPC: G09G3/18

公开(公告)号：KR100067590B1

公开(公告)日：1993-11-13

申请号：KR1019900013420

申请日：1990-08-29

Applicant: 삼성전자주식회사

Inventor： 신영민

IPC: H04M1/00

公开(公告)号：KR1019930001822B1

公开(公告)日：1993-03-13

申请号：KR1019900006551

申请日：1990-05-09

Applicant: 삼성전자주식회사

Inventor： 신영민 ,  김용훈

IPC: H04M1/27

Abstract: 내용 없음.

公开(公告)号：KR1019920000412B1

公开(公告)日：1992-01-13

申请号：KR1019890005490

申请日：1989-04-26

Applicant: 삼성전자주식회사

Inventor： 김용훈 ,  신영민

IPC: H03J5/00

Abstract: The circuit checks that the frequency of input ring signal is in the predetermined frequency range to generate a ring enable signal for the system. The circuit includes a ring input signal control circuit (1) for digitizing analog ring input signal (Rin), a random counter (7) for counting the frequency of the input ring signal to generate address signals, a complex logic unit (11) for generating upper and lower frequency limit signals according to the upper and lower frequency limit control signals, a first clock signal generator (100) for providing clock signal (CK) to the random counter (7) , a first data signal generator (10) for generating a first data signal using the limit signals; a second data signal generator (103) for generating a second data signal by inverting the output signal of the ring input signal processing circuit (1).

Abstract translation: 该电路检查输入振铃信号的频率是否在预定频率范围内，以产生系统的振铃使能信号。 该电路包括用于数字化模拟环形输入信号（Rin）的环形输入信号控制电路（1），用于对输入的环形信号的频率进行计数以产生地址信号的随机计数器（7），用于 根据上限频率和下限频率信号产生上限频率信号和下限频率信号;第一数据信号发生器，用于向随机计数器提供时钟信号;第一数据信号发生器， 使用限制信号产生第一数据信号; 第二数据信号发生器（103），用于通过反转环形输入信号处理电路（1）的输出信号来产生第二数据信号。