公开(公告)号：KR100774363B1

公开(公告)日：2007-11-08

申请号：KR1020060113289

申请日：2006-11-16

Applicant: 한국전자통신연구원 ,  삼성전자주식회사

Inventor： 김준우 ,  박형숙 ,  박윤옥

IPC: H04B7/26

CPC classification number: H03G3/3052 ,  H04B7/2621

Abstract: An automatic gain controller in a mobile communication system and its method are provided to reduce an SNR(Signal-to-Noise Ratio) by controlling a reception gain based on a reception gain reference value set to correspond to an omnidirectional beam signal in an area where a channel environment between a terminal and a base station is bad. A VGA(Variable Gain Amplifier)(100) amplifies a downlink signal according to a reception gain amplification value, namely, an amplification size of a reception signal. A reference value setting unit(130) outputs a reception gain reference value set to be different according to whether the downlink signal includes a directional beam signal. An average value calculating unit(120) outputs a reception gain average value by accumulating gains of signals amplified by the VGA(100) during a preamble interval of the downlink signal. An adder outputs a gain difference value between the reception gain reference value received from the reference value setting unit(130) and the reception gain average value received from the average value calculating unit(120) as the reception gain amplification value.

Abstract translation: 提供了一种移动通信系统中的自动增益控制器及其方法，用于通过基于设置为对应于全向波束信号的接收增益参考值来控制接收增益来降低SNR（信噪比），所述接收增益参考值在 终端与基站之间的通道环境不好。 VGA（可变增益放大器）（100）根据接收增益放大值即接收信号的放大大小放大下行信号。 参考值设定单元（130）根据下行链路信号是否包括定向波束信号输出设定为不同的接收增益参考值。 平均值计算单元（120）通过在下行链路信号的前导码间隔期间累加由VGA（100）放大的信号的增益来输出接收增益平均值。 加法器输出从基准值设定单元（130）接收的接收增益参考值和从平均值计算单元（120）接收的接收增益平均值之间的增益差值作为接收增益放大值。

公开(公告)号：KR100705443B1

公开(公告)日：2007-04-09

申请号：KR1020050038845

申请日：2005-05-10

Applicant: 한국전자통신연구원 ,  주식회사 케이티 ,  에스케이브로드밴드주식회사 ,  삼성전자주식회사 ,  주식회사 케이티프리텔 ,  에스케이텔레콤 주식회사

Inventor： 박형숙 ,  박윤옥

IPC: H04J11/00

CPC classification number: H04L27/2624

Abstract: 본 발명은 직교주파수분할 다중접속(OFDMA) 시스템의 송신기에서 송신 신호의 높은 PAPR(Peak-to-Average Power Ratio)을 줄이기 위해 사용하는 디지털 클리핑 장치에 관한 것이다. 본 발명에 따른 직교주파수 분할 다중접속 시스템의 송신기에서 디지털 클리핑 방법은, a) 디지털 클리핑할 상기 송신 신호를 실수부와 허수부로 나누는 단계; b) 상기 실수부와 허수부 신호에 그 크기를 여러 클리핑 구간으로 나누는 단계; 및 c) 상기 송신신호의 실수부와 허수부 신호에 대해 복수의 클리핑 레벨과 비교하여, 위상 오차를 허용하면서 각각 클리핑하는 단계를 포함한다. 본 발명에 따르면, 직교주파수분할 다중 액세스 시스템의 송신기 설계에 적용되어 송신기의 하드웨어의 크기를 줄이고 최대 전력 대 평균 전력비(PAPR)도 감소시킬 수 있다.
OFDMA, 클리핑, 레벨, PAPR, 비교기

公开(公告)号：KR100625238B1

公开(公告)日：2006-09-19

申请号：KR1020030097870

申请日：2003-12-26

Applicant: 한국전자통신연구원 ,  삼성전자주식회사 ,  주식회사 케이티 ,  에스케이브로드밴드주식회사 ,  주식회사 케이티프리텔 ,  에스케이텔레콤 주식회사

Inventor： 김대호 ,  이용수 ,  김준우 ,  박형숙 ,  박윤옥

IPC: H04J11/00

Abstract: 본 발명은 직교주파수분할 다중접속(OFDMA) 시스템의 자동 이득 조절(AGC; Automatic gain control) 장치 및 그 방법에 관한 것이다. 이 장치에서 이득 제어 증폭기는 입력 신호에 대한 이득 조절을 수행한다. 에너지 변환부는 입력 신호에 대한 에너지값을 저장하고 있는 에너지 변환표를 참조하여, 이득 제어 증폭기에서 이득이 조절된 입력 신호의 이득차 신호를 산출한다. 적분기는 에너지 변환부에서 계산된 이득차 신호의 평균값을 계산하고 이득 제어 증폭기로 피드백하여 다음 입력 신호에 대한 이득 조절에 사용될 수 있도록 한다. 본 발명에 따르면, 곱셈기와 dB 변환기 등을 제거할 수 있으므로 하드웨어 복잡도를 줄이고 사이즈를 감소시킬 수 있다.
OFDMA, 자동이득조절, 이득조절증폭기

公开(公告)号：KR1020060070311A

公开(公告)日：2006-06-23

申请号：KR1020040109005

申请日：2004-12-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티 ,  에스케이브로드밴드주식회사 ,  삼성전자주식회사 ,  주식회사 케이티프리텔 ,  에스케이텔레콤 주식회사

Inventor： 박형숙 ,  박윤옥

IPC: H04L27/26 ,  H04J11/00

CPC classification number: H04L27/2608 ,  H04L5/0044 ,  H04L27/2607 ,  H04W72/0453

Abstract: 본 발명은 직교주파수분할다중접속 시스템에서의 부반송파 할당 방법과 이를 이용한 송신 장치에 관한 것이다.
본 발명은 직교주파수 분할 다중 액세스 시스템에서 심볼축으로 서브 채널이 구성된 부채널에 대하여 부반송파를 할당하는 경우, 심볼만큼 발생되는 시간 지연을 방지하기 위하여, 송신하고자 하는 신호가 변조 방식에 따른 맵퍼로 입력되기 전의 변조되지 않은 입력 비트단위일 때, 부반송파 할당을 수행한다.
이러한 본 발명에 따르면, N 개의 심볼에 의한 시간 지연을 효과적으로 방지할 수 있다.
OFDM, 부반송파 할당, 심볼지연

公开(公告)号：KR1020010008803A

公开(公告)日：2001-02-05

申请号：KR1019990026804

申请日：1999-07-05

Applicant: 한국전자통신연구원 ,  엠텍비젼 주식회사

Inventor： 손경열 ,  박형숙 ,  김대호

IPC: H04B1/7073

CPC classification number: H04J13/10 ,  H04B1/7073 ,  H04B7/2628 ,  H04J13/0022 ,  H04W56/00

Abstract: PURPOSE: An apparatus and method for generating pseudo noise code for generating pseudo noise code of a shortened period having an arbitrary offset are provided to easily and smoothly generate the shortened PN code having a specific offset on the basis of "0"-offset. CONSTITUTION: A PN code generator(4) stores PN seed value from the outside as a state value according to an external enable signal and resets a seed value and a clock count value according to a reload signal. At least two masking parts(2,3) generate a PN code having a reference offset according to the state value from the PN code generator(4) and a PN mask value from the outside, and a PN code having a predetermined difference with the reference offset. The first comparator(5) compares the clock count value from the PN code generator(4) with a preliminarily set count value for transmitting the reload signal to the PN code generator(4). A control part(1) generates a control signal according to the clock count value of the PN code generator(4) and an external offset value. The second comparator(6) compares the control value of the control part(1) with the preliminarily set count value for transmitting a selection signal. A multiplexor(7) selects the PN code from the masking parts according to the selection signal from the second comparator(6).

Abstract translation: 目的：提供一种用于产生用于产生具有任意偏移量的缩短周期的伪噪声码的伪噪声码的装置和方法，以便容易且平稳地生成基于“0”偏移的具有特定偏移量的缩短PN码。 构成：PN码发生器（4）根据外部使能信号将来自外部的PN种子值存储为状态值，并根据重新加载信号复位种子值和时钟计数值。 至少两个掩蔽部件（2,3）根据来自PN码发生器（4）的状态值和来自外部的PN掩码值产生具有基准偏移的PN码，并且产生具有与 参考偏移。 第一比较器（5）将来自PN码发生器（4）的时钟计数值与用于将重载信号发送到PN码发生器（4）的预先设定的计数值进行比较。 控制部分（1）根据PN码发生器（4）的时钟计数值和外部偏移值产生控制信号。 第二比较器（6）将控制部分（1）的控制值与用于发送选择信号的预先设定的计数值进行比较。 复用器（7）根据来自第二比较器（6）的选择信号从掩蔽部分中选择PN码。

公开(公告)号：KR100233847B1

公开(公告)日：1999-12-01

申请号：KR1019960063161

申请日：1996-12-09

Applicant: 한국전자통신연구원

Inventor： 박형숙 ,  김대호 ,  손경열

IPC: H04J13/10

Abstract: 본 발명은 확산 대역 통신 시스템의 단축 의사 난수 부호 발생기(Shorted Long PN Generator)에 관한 것으로, m 주기 신호마다 n단 레지스터에 있는 값을 로딩함으로써 프로세서로부터 오는 초기 상태값 로딩과 m 주기마다 리세트를 거는 효과를 같이 해결하고 있으며, 초기 상태 로딩은 n비트 레지스터 출력과 각각 Load 신호와 NAND 게이트를 취해 나온 출력을 각 지연 소자에 로딩함으로써 간단히 구현 할 수 있는 단축 긴 주기 의사 난수 부호 발생기의 초기 상태 로딩 장치가 제시된다.

公开(公告)号：KR100194641B1

公开(公告)日：1999-06-15

申请号：KR1019960026859

申请日：1996-07-03

Applicant: 한국전자통신연구원

Inventor： 박형숙 ,  손경열 ,  임명섭

IPC: H04B1/707

Abstract: 본 발명은 제1신호입력 수단과 제2신호입력 수단을 통하여 제1입력신호와 제2입력신호를 입력받아 이를 신호저장 수단에 저장하되 제1입력번지 입력수단과 제2입력번지 입력수단을 통하여 지시된 저장될 번지에 저장하고 나서 제어수단의 제어에 따라 출력번지 입력수단을 통하여 지시된 번지에 저장된 신호를 신호출력 수단을 통하여 출력신호로서 출력하여 신호 저장 수단에 저장된 두 개의 입력신호들을 다중화함으로써 이동국 변조기의 입력이 음성신호와 시그널링 신호 두 가지일 때에 MUX와 버퍼 대신에 기존에 사용되고 있던 인코더 램으로서 DPRAM을 사용하므로 하드웨어 용량을 줄이고 그 구성이 간단하게 되어 저전력 소비와 게이트 수와 시간지연을 감소함으로써 주문형 반도체 제작에 매우 유리하다는 데에 그 효과가 있다.

公开(公告)号：KR100159200B1

公开(公告)日：1998-12-01

申请号：KR1019950045011

申请日：1995-11-29

Applicant: 한국전자통신연구원

Inventor： 임명섭 ,  김대호 ,  박형숙

IPC: H04L29/00

Abstract: 본 발명은 룩업테이블을 이용한 힐버트 트랜스폼 측파대역신호 발생기에 관한 것이다.
상기한 바와 같은 목적을 달성하기 위하여 본 발명은, 입력의 고주파 성분을 제거하는 필터 수단; 상기 필터 수단에서 출력되는 펄스를 입력받아 펄스의 크기에 상응하는 어드레스를 발생하는 어드레스 발생 수단; 상기 어드레스 발생 수단에서 출력되는 신호에 따라 입력신호와 동일 위상 디지탈 신호와 90° 위상천이된 디지탈 신호를 출력하는 기억 수단을 포함하는 것을 특징으로 하는 하여, 전송효율이 높은 축파대역신호 전송기법을 용이하게 설계할 수 있다는 효과가 있다.

公开(公告)号：KR1019980045004A

公开(公告)日：1998-09-15

申请号：KR1019960063161

申请日：1996-12-09

Applicant: 한국전자통신연구원

Inventor： 박형숙 ,  김대호 ,  손경열

IPC: H04J13/10

Abstract: 본 발명은 확산 대역 통신 시스템의 단축 의사 난수 부호 발생기(Shorted Long PN Generator)에 관한 것으로, m주기 신호마다 n단 레지스터에 있는 값을 로딩함으로써 프로세서로부터 오는 초기 상태값 로딩과 m주기마다 리세트를 거는 효과를 같이 해결하고 있으며, 초기 상태 로딩은 n비트 레지스터 출력과 각각 Load 신호와 NAND 게이트를 취해 나온 출력을 각 지연 소자에 로딩함으로써 간단히 구현할 수 있는 단축 긴 주기 의사 난수 부호 발생기의 초기 상태 로딩 장치가 제시된다.

公开(公告)号：KR1019970072746A

公开(公告)日：1997-11-07

申请号：KR1019960014062

申请日：1996-04-30

Applicant: 한국전자통신연구원

Inventor： 임명섭 ,  박형숙 ,  손경열

IPC: H04B1/7093

Abstract: 본 발명은 CDMA 이동통신의 수신부에서 기억소자를 갖는 정합필터의 초기동기확립회로에 관한 것이다.
종래 기술은 초기동기시간이 많이 소요되고, 그에 따른 하드웨어의 양이 많이 필요했던 문제점이 있었다.
이를 해결하기 위해 본 발명은 수신된 의사잡음(PN) 시퀀스의 한 주기(L)를 임의의 부분적인 상관 구간(n)으로 나눈(L/n) 길이의 제1PN 시퀀스와 제1PN 스퀀스의 길이와 동일하게 CDMA 이동통신의 수신부에서 발생된 제2PN 시퀀스를 PN 시퀀스의 한 주기(L)가 될 때까지 논리 연산하는 정합필터와, 정합필터에서 논리 연산된 각 결과의 값이 프로세서의 제어에 의해 L/n시간마다 일시 기억되는 제1기억수단과, 제1기억수단에 기억된 각 결과값과 자체에 기억된 소정의 임계값을 비교 제어하기 위한 프로그램이 기억된 제2기억수단과, 제1기억수단에 기억된 각 결과값의 총합값을 구하고, 그 총합값을 상기 제2기억수단에 기억된 임계값과의 비교에 따라 초기 동기를 확립하는 프로세서로 구성된 것이다.